难题 1：基于 NGSF 底座的三级 Clos 算法交换网 “零” 冲突技术
一、基础原理
信元交换基本原理 上游 iFIC 芯片将业务流切片成 Cell 信元，采用 RR 均匀调度，负载均衡分发至下游交换网片 SE；SE 根据 Cell 携带全局同步时标排序后转发下游 iFIC。同一条业务流 Cell 经不同路径会出现时序错乱，下游 iFIC 依靠全局时标恢复业务原始顺序。
信元交换业务痛点 所有 iFIC 按 RR 均衡下发业务至各 SE，单 SE 会接收全部 iFIC 业务；同一时刻多 Cell 去往同一下游端口，引发 SE 内冲突、拥塞、等待；多播复制会加剧该问题；同业务流不同路径带来的拥塞延迟，在下游 iFIC 汇聚后叠加恶化时延。
二、技术挑战
现有业界三级 Clos 算法仅单播业务可做到重排无阻塞；多播业务场景下，能实现多大程度无阻塞为核心待解难题。
三、当前方案与现存问题
传统信元交换机制
方案：iFIC 切片 Cell，RR 负载均衡分发至 SE
问题：交换网 SE 内部持续存在冲突、拥塞、排队等待
现有三级 Clos 算法
方案：单播场景下实现重排无阻塞
未知待解：多播占比阈值、剩余阻塞业务占比、单端口可并行输出 Cell 数量、交换机并行通路上限均无明确理论边界
信元交换系统整体现状
问题：业务冲突带来交换时延显著放大；单框单 OTN 时延 XXus，集群多框时延 XXus
四、技术诉求
基于三级 Clos 算法完成数学建模、仿真，缓存偏差控制＜5%；
以两播限定多播输入构建数学模型，设计适配多播的三级 Clos 算法，推导时延、缓存理论边界，达成 100% 算通率。
参考文献
[1] C. Clos,A study of non-blocking switch networks, Bell Syst.Tech.J., pp 406-424,1953. [2] Dong Li,A new multiple-multicast algorithm in a class of self-routable switching network, Institute of Computing Technology Chinese Academy of Science, 2003. [3] 顾乃杰，《三级 Clos 网的通信模型》，中国科学技术大学计算机科学技术系，2007.
难题 2：小型化低成本 FP-LD 识别部件 / 模块
一、技术背景
通信系统同时存在 FP-LD 泵浦激光器、DFB 半导体激光器，需器件自动区分两类光源；
光谱特征区分：FP-LD 多纵模、宽线宽宽光谱；DFB 单纵模、窄线宽窄光谱，二者波长区间重叠；
传统识别方案：大型光谱仪，通过分解光谱数字化区分两类器件，但设备体积大、成本高，无法集成进通信设备，亟需小型化、低成本识别模块。
二、现有两种主流方案及缺陷
基于微环谐振腔光谱检测 缺陷：器件需恒温控制，驱动控制逻辑复杂，整体成本偏高
基于 AWG 阵列波导光栅光谱检测 缺陷：器件尺寸偏大，无法满足小型化尺寸约束，封装流程复杂、成本高
三、技术诉求（硬性指标）
不限定仅依靠光谱物理特征实现识别，需同时满足：
外形尺寸：＜655mm；
识别光功率工作区间：-8~-31dBm；
光源识别准确率：100%。
参考文献
[1] Ang Li et al.,On-chip spectrometers using stratified waveguide filters, Nature Communications 2021, 12:2704
难题 3：高倍率视觉无损 RAW 压缩技术
一、技术背景
相机成像原理：光线透过拜耳 CFA 彩色滤光阵列，输出分 R/G/B 分量 RAW 图像；CFA 图像压缩在消费相机广泛落地，低延迟、低复杂度、画质损失可控，现有商用方案仅支持 2 倍压缩倍率；
需求矛盾：常规低复杂度算法提升压缩倍率会带来严重视觉画质损伤；高倍率标准视频压缩（HEVC/AVC）算法复杂度过高、ASIC 硬件面积大、依赖 DDR 缓存，无法适配相机端低资源场景；
目标：定制化 CFA RAW 压缩算法，同时实现高画质、30 倍高压缩、适中算法复杂度、低编解码延迟。
二、技术现状与性能数据
伽马映射 + ADRC 轻量化方案 优势：复杂度、ASIC 硬件面积达标；局限：视觉无损前提下仅能压缩 2 倍；
非标简化类 HEVC 方案（7 种帧内预测模式，无 SAO/Deblock，仅 CABLC 熵编码） 优势：最高可压缩 30 倍以上；局限：PSNR 仅 30+，无法实现视觉无损；
不同倍率 PSNR 对照表
压缩倍率
2 倍
10 倍
15 倍
25 倍
35 倍
类 HEVC 方案
/
32.6
32.5
32.3
31.4
伽马映射 + ADRC
47.6
/
/
/
/
三、技术挑战
高倍率无损压缩标准算法（HEVC/AVC）复杂度高，ASIC 面积大，需要片外 DDR 缓存；
轻量化低复杂度 CFA 压缩方案，视觉无损上限仅 2 倍，无法达到 15 倍以上高倍率需求。
四、技术诉求（全量化指标）
设计复杂度适中的定制压缩算法，硬件优化后满足全部约束：
压缩倍率：最低 15 倍，挑战目标 30 倍；
画质约束：PSNR＞50，视觉无损；
分辨率与帧率：4k@120fps，挑战 4k@240fps；
ASIC 硬件面积：3mm²（28nm 工艺）；
输入位深：8/10/12/16-bit；
编解码总延迟：≤100ms；
配套码率控制 CBR 功能。
参考文献
[1] Chung K L, Chen H Y, Hsieh T L, et al.,Compression for Bayer CFA Images: Review and Performance Comparison, Sensors, 2022, 22(21): 8362.
难题 4：大网生存性路由算法
一、需求背景
光网络 ASON 抗断纤保护：业务承载在工作路径，任意链路故障时，需为故障链路上全部业务重算一条与原路径隔离、规避故障链路的恢复路由； 全局预计算机制：提前为全网每条链路预生成所有业务恢复路径；链路故障触发后启用预存路径；故障恢复窗口期，同步刷新失效存量恢复路径。 路径刷新计算需同时兼容多类约束：硬件物理约束（可用性、光纤容量、业务占用、SRLG 共享风险链路组）；优化目标兼顾业务生存性、资源利用率、路径隔离度、计算性能均衡。
二、技术挑战
嵌入式硬件资源受限：CPU 1.8Ghz、内存 2G、单核；
计算时延严苛：单次断纤需计算业务路径＞10000 条，总耗时必须＜1s；
多约束多目标优化：同时满足软硬约束，输出全局最优路由方案。
三、当前方案与现存问题
现有方案逻辑：按业务逐条计算故障恢复路径；故障后保留可用存量预配置路径，仅刷新失效路径；
核心缺陷： （1）业务间计算互斥，只能串行执行；单业务路径计算、资源占用校验存在性能天花板； （2）业务路径长度大，全局搜索范围广、初始化资源开销高；仅局部两点搜索会降低路径质量、路径计算成功率下降； （3）计算前必须初始化全网拓扑，批处理计算耗时与网络规模线性相关。
四、技术诉求
创新网络生存性路由算法并工程落地，全部指标要求：
高效计算：计算量与网络规模弱相关；支持最大 3K 节点、10W 链路、4W 条业务；可采用单轮多路径复用、局部搜索等优化手段；单条业务原计算耗时＞10ms，单次故障 1W 业务总计算时长＜1s；
路由质量：业务生存性、路径代价、资源利用率不低于现有逐条计算方案；
工程可落地：适配真实网络资源动态变化，兼容差异化业务代价调度策略。
参考文献
[1] Balázs Gábor Jozsa, Dániel Orincsay, and András Kern.Surviving multiple network failures using shared backup path protection. pages 1333–1340, 2003. [2] Wensheng He and Arun K Somalani.Path-based protection for surviving double-link failures in mesh restorable optical networks. 5:2558–2563, 2003.
难题 5：数字型 LCoS 快速切换 Flicker 抑制技术
一、需求背景
数字型 LCoS 是高良率、小像素、高刷新率 WSS 波长选择开关核心方案；但快速切换场景存在严重性能瓶颈：
工作原理：LCoS 加载相位光栅，通过像素 PWM 波形调节 RMS 电压实现相位调制；不同 PWM 波形时域相位抖动不一致，最终转化为衍射输出光功率抖动（Flicker 闪烁）；
切换时延由光栅图像加载、液晶物理响应共同决定，两项因素对 Flicker 恶化影响显著；现有商用 MTNB 编码方案距离理想 Flicker 指标差距 80% 以上；
MTNB 编码缺陷：T 计数码 + B 进位码；中心灰阶相位抖动幅度更大；现有衰减算法将光栅调制深度向中心灰阶收拢，衰减越大、功率抖动越严重。
二、数学约束模型
基础约束：单帧时长$$T_{frame$$=5.6ms，划分 N=32 等长时段，单时段占空比可调、时序排列可调整；时段占空比向量$$\boldsymbol{T}=[t_1,t_2...t_N$$； 灰阶 k 对应数字电压波形$$gl_k=[s_1,s_2...s_N$$，$$s_j∈{0,1$$代表时段高低电压； 电压约束：$$k=255·(\sum_{j=1}^N s_j t_j)/(\sum_{j=1}^N t_j$$；最大电压占空比上限 50%；相位抖动参考曲线约束；
优化目标：设计多组时序向量$$\boldsymbol{T$$，配套各像素、灰阶数字电压波形$$gl_$$，在约束下最小化 + 1 阶衍射光 Flicker，目标实现 0~15dB 衰减区间抑制。
三、技术挑战
创新算法优化思路，在不劣化串扰、带宽等原有性能前提下，全新设计 PWM 驱动波形 / 相位图方案，达成 Flicker 整体抑制 80%。
四、当前已有方案
空间平均编码：不同像素独立编码，降低衍射光抖动空间相干性，削弱抖动幅度；
MTNB 编码波形优化：调整编码时序、占空配比，降低低灰阶平均相位抖动。
五、技术诉求
从光学、电学、算法三维度提供创新优化方案，二选一实现指标：
全新 PWM 编码方案：基于现有 LCoS 背板芯片工艺设计，达成 Flicker 抑制 80%；
衰减相位图设计方案：保证衰减场景串扰性能不变，同时实现 Flicker 抑制 80%。
参考文献
[1] Haining Yang and D P Chu 2020 J. Phys. Photonics 2 032001
