1. 项目概述与核心价值
在嵌入式开发领域，UART（通用异步收发传输器）是工程师们打交道最多的外设之一，它就像设备之间最基础的“语言”。无论是打印调试信息、连接传感器模块，还是进行固件升级，都离不开它。然而，很多开发者对UART的认知往往停留在“配置波特率、数据位、停止位、奇偶校验”的层面，一旦遇到复杂的通信协议、流控需求，或者需要实现像红外（IrDA）这样的特殊模式时，面对手册里密密麻麻的寄存器描述，常常感到无从下手。
最近在调试基于TI AM62L处理器的项目时，我就深有体会。手册里关于UART的章节长达数百页，其中LSR（线路状态寄存器）、MDR1（模式定义寄存器1）以及一系列与IrDA、FIFO控制相关的寄存器，构成了UART功能从基础到高级应用的完整拼图。仅仅知道如何发送“Hello World”是远远不够的，真正要解决实际问题——比如确保大数据量传输不丢包、实现自动流控、或是适配一个红外收发器——就必须深入到寄存器层面，理解每一个状态位和控制位的含义。
这篇文章，我就结合AM62L的技术参考手册（TRM），带大家彻底拆解这些关键寄存器。我们不止看手册上写了什么，更会探讨在实际编程和调试中，这些寄存器如何被使用，背后有哪些容易踩坑的细节。从最常用的LSR状态监控，到高级的IrDA模式配置，我会分享一套从寄存器映射到代码实现的完整思路。无论你是正在学习嵌入式的新手，还是希望深化对串口通信理解的资深工程师，相信这些从实际项目中提炼出的经验，都能让你对UART有一个更立体、更透彻的认识。
2. UART寄存器全景与访问基础
在深入具体寄存器之前，我们有必要先建立对AM62L处理器中UART模块寄存器布局的整体认知。这就像看地图前先了解坐标系一样重要。AM62L的UART模块是高度可配置的，支持多个独立实例（UART0-UART6以及WKUP_UART0），每个实例都有一套完全相同的寄存器组，只是基地址不同。
2.1 寄存器寻址与实例化
从你提供的资料中可以看到一个清晰的模式：每个寄存器描述都附带一个“Instance Table”。例如，对于UART_LSR_UART寄存器，其偏移地址（Offset）是14h，而它在UART0实例的物理地址是0280 0014h，在UART1是0281 0014h，以此类推。这里的0280 0000h就是UART0的基地址，0281 0000h是UART1的基地址。这种设计在复杂SoC中非常常见，驱动开发的第一步就是获取或定义这些基地址。
在C语言驱动中，我们通常会这样定义：
#define UART0_BASE 0x02800000 #define UART1_BASE 0x02810000 // ... 其他实例 #define UART_LSR_OFFSET 0x14 #define UART_MDR1_OFFSET 0x20 // ... 其他寄存器偏移量 // 通过指针访问寄存器的典型宏 #define REG(instance, offset) (*(volatile uint32_t *)((instance) + (offset)))使用volatile关键字至关重要，它告诉编译器不要优化对此地址的读写，因为寄存器的值可能被硬件随时改变。
2.2 关键寄存器分组与功能概览
根据偏移地址和功能，我们可以将这些寄存器分为几大功能组，这有助于我们理解它们之间的关联：
状态与数据寄存器组（偏移量 0x00 - 0x14）：这是最常打交道的一组。包括接收缓冲寄存器（RBR）、发送保持寄存器（THR）、中断使能寄存器（IER）、中断标识寄存器（IIR）、FIFO控制寄存器（FCR）、线路控制寄存器（LCR）以及我们重点要讲的线路状态寄存器（LSR，偏移0x14）。LSR是通信状态的“晴雨表”，所有收发错误和FIFO状态都汇集于此。
调制解调器控制与状态寄存器组（偏移量 0x18 - 0x1C）：这组寄存器用于管理硬件流控（RTS/CTS）和调制解调器控制信号。包括调制解调器控制寄存器（MCR，偏移0x10，资料中未列出但实际存在）、调制解调器状态寄存器（MSR，偏移0x18）。
UART_TCR（传输控制寄存器，偏移0x18）和UART_XOFF1（偏移0x18）与MSR共享同一偏移地址，这意味着它们实际上是同一物理寄存器的不同功能视图，通过LCR的除数锁存访问位（DLAB）或其他模式位来切换访问。UART_SPR（便签寄存器，偏移0x1C）、UART_TLR（触发水平寄存器，偏移0x1C）和UART_XOFF2（偏移0x1C）也是类似的多路复用关系。红外（IrDA）与高级功能寄存器组（偏移量 0x20 - 0x3C）：这是实现IrDA、CIR（消费红外）等特殊模式的核心。
UART_MDR1（模式定义寄存器1，偏移0x20）和UART_MDR2（偏移0x24）是模式切换的总开关。UART_SFLSR（状态FIFO行状态，偏移0x28）、UART_TXFLL/H（发送帧长度，偏移0x28/0x2C）、UART_RESUME（偏移0x2C）、UART_RXFLL/H（接收帧长度，偏移0x30/0x34）、UART_SFREGL/H（状态FIFO帧长度，偏移0x30/0x34）、UART_BLR（波特率与线路控制，偏移0x38）、UART_UASR（自动波特率状态，偏移0x38）以及UART_ACREG（辅助控制，偏移0x3C）共同构成了红外协议处理的完整逻辑。
注意：地址复用与访问条件：像偏移地址0x18被MSR、TCR、XOFF1复用，0x1C被SPR、TLR、XOFF2复用等情况，是UART模块的典型设计。访问这些“影子寄存器”通常需要先设置LCR寄存器的某个特定位（如DLAB位，即Bit 7）或进入特定的操作模式（如IrDA模式）。在编程时，必须严格按照手册规定的序列操作，否则可能读写到错误的寄存器，导致配置混乱。
理解了这个全景图，我们再深入每一个关键寄存器时，就能清楚地知道它处于通信流程的哪个环节，以及它与其他寄存器如何协同工作。
3. 核心状态监控：LSR寄存器深度解析
线路状态寄存器（LSR）是UART通信的“仪表盘”。软件通过轮询或中断方式读取LSR，可以实时获知数据收发状态和错误信息。AM62L的UART_LSR_UART寄存器（偏移0x14）提供了8个关键状态位，我们逐一拆解其含义和实战用法。
3.1 接收状态位与错误处理
LSR的低5位（Bit 4-0）主要关注接收路径的状态和错误：
Bit 0 - RX_FIFO_E (Receive FIFO Empty)：这是最常用的状态位之一。值为0表示接收FIFO为空，没有数据可读；值为1表示接收FIFO中至少有一个字符。在查询式（Polling）接收中，程序需要循环检查此位，直到其为1才能去读取RBR寄存器获取数据。在中断驱动方式下，通常当FIFO中的数据量达到预设的触发水平时，会触发接收中断。
Bit 1 - RX_OE (Overrun Error)：溢出错。当接收移位寄存器中的字符已经就绪，但接收FIFO已满，无法将新字符存入时，此位被置1。这意味着一或多个字符已经丢失。发生溢出错时，必须及时读取FIFO中的数据以腾出空间，并清除此错误标志（通常通过读LSR寄存器本身来清除）。在高速或大数据量通信中，未能及时服务接收中断是导致溢出的常见原因。
Bit 2 - RX_PE (Parity Error)：奇偶校验错。当接收到的字符的奇偶校验位与预设的校验规则（奇校验、偶校验或无校验）不符时，此位置1。错误信息会附着在FIFO中对应的数据帧上。需要注意的是，即使发生校验错，数据仍然会被存入FIFO，但软件需要根据此标志决定是否丢弃该帧数据。
Bit 3 - RX_FE (Framing Error)：帧错误。当接收到的字符没有在预期的位置检测到有效的停止位（通常为高电平）时，此位置1。这通常是��于发送方和接收方的波特率不匹配、线路噪声或时序问题造成的。和校验错一样，发生帧错误的数据也会被存入FIFO。
Bit 4 - RX_BI (Break Interrupt)：间断条件。当接收数据线（RX）保持低电平的时间超过一个完整字符传输时间（数据位+校验位+停止位）再加上一位的时间时，硬件检测到“间断”条件，此位置1。这通常被用作一个特殊的通信信号，例如要求对方复位或切换模式。在有些驱动设计中，检测到间断条件会触发一个特殊的中断。
3.2 发送状态与FIFO状态位
LSR的Bit 5-7则更多地关联发送状态和FIFO的整体状态：
Bit 5 - TX_FIFO_E (Transmit FIFO Empty)：值为1表示发送保持寄存器（或发送FIFO）为空。注意手册的说明：“The transmission is not necessarily completed.” 这意味着当TX FIFO为空时，只是CPU侧没有待发送的数据了，但移位寄存器可能还在发送最后一个字符的剩余位。因此，在准备关闭UART或进入低功耗模式前，不能仅凭此位判断发送完全结束，通常还需要结合其他状态或等待一个超时时间。
Bit 6 - TX_SR_E (Transmitter Shift Register Empty)：值为1表示发送移位寄存器和发送FIFO都为空，此时发送逻辑完全空闲。这个状态比TX_FIFO_E更能准确地指示发送流程的彻底结束。在需要确保所有数据都已物理发出（例如在切换通信模式前）的场景下，应查询此位。
Bit 7 - RX_FIFO_STS (RX FIFO Status)：这是一个综合错误状态位。当接收FIFO中存在的任何数据字符伴有奇偶校验错、帧错误或间断条件时，此位被置1。只有当FIFO中所有包含错误的数据都被读取走后，此位才会清零。这个位提供了一个快速检查FIFO中是否存在任何错误的方法，而无需遍历FIFO中的每一个字符的状态（某些UART设计会将错误状态与数据一起存储）。
3.3 实战编程与避坑指南
在实际驱动开发中，对LSR的查询和处理逻辑至关重要。下面是一个典型的数据接收处理函数片段，展示了如何结合LSR状态进行稳健的数据读取和错误处理：
/** * @brief 从UART读取数据，并处理可能出现的错误 * @param uart_base UART实例基地址 * @param buffer 数据存储缓冲区 * @param max_len 缓冲区最大长度 * @return 实际读取的数据长度，或负值表示错误 */ int32_t uart_receive_data(uint32_t uart_base, uint8_t *buffer, uint32_t max_len) { uint32_t lsr_reg; uint32_t data; int32_t count = 0; while (count < max_len) { lsr_reg = REG(uart_base, UART_LSR_OFFSET); // 1. 首先检查是否有严重错误 if (lsr_reg & UART_LSR_OE) { // 发生溢出错误，数据已丢失。需要清空FIFO并报告错误 uart_flush_rx_fifo(uart_base); // 自定义函数：循环读取RBR直到RX_FIFO_E为0 return -1; // 返回溢出错误 } // 2. 检查是否有数据可读 if (!(lsr_reg & UART_LSR_RX_FIFO_E)) { // 如果RX_FIFO_E为0（FIFO不空） data = REG(uart_base, UART_RBR_OFFSET) & 0xFF; // 读取数据（假设8位数据） // 3. 检查该数据帧是否有错误（PE, FE, BI） if (lsr_reg & (UART_LSR_PE | UART_LSR_FE | UART_LSR_BI)) { // 记录错误日志，根据应用策略决定是否丢弃此数据 log_error("UART Frame Error detected: PE=%d, FE=%d, BI=%d", (lsr_reg & UART_LSR_PE) ? 1 : 0, (lsr_reg & UART_LSR_FE) ? 1 : 0, (lsr_reg & UART_LSR_BI) ? 1 : 0); // 示例策略：如果是间断条件，可能作为特殊指令处理；如果是校验或帧错，丢弃。 if (lsr_reg & UART_LSR_BI) { // 处理间断条件 handle_break_condition(); } // 对于PE和FE，这里选择丢弃错误数据，不存入buffer continue; // 继续读取下一个可能正确的数据 } // 4. 数据有效，存入缓冲区 buffer[count++] = (uint8_t)data; } else { // FIFO已空，退出循环 break; } } return count; }避坑要点：
- 错误标志的清除：在大多数UART设计中，读取LSR寄存器本身就会清除OE、PE、FE、BI这些错误标志位（对于OE，可能还需要读取RBR）。但务必查阅具体芯片手册确认。AM62L手册中明确提到OE、PE、FE、BI是只读的，通常读取LSR即可获取状态，其清除机制可能与读取错误数据所在FIFO位置相关联。
- 状态读取的原子性：在读取数据（RBR）和读取状态（LSR）之间，如果发生中断，状态可能会改变。上述代码先读LSR并保存，再根据保存的状态处理RBR数据，是一种安全做法。更严谨的中断处理程序中，有时需要将LSR值和RBR值一起保存到队列中，供后台任务处理。
- BI位的特殊性：间断条件是一个持续的低电平信号，不是一个数据字节。检测到BI后，线路需要恢复高电平（空闲状态）才能开始下一次正常通信。有些驱动会利用BI来触发一个完全独立的中断服务程序。
理解并妥善处理LSR的每一位，是构建稳定可靠UART通信底层的基石。它让你能从硬件的角度“看见”通信链路的质量，从而实施有效的错误检测和恢复机制。
4. 高级功能配置：从流控到IrDA模式切换
掌握了基础状态监控，我们就可以探索UART更强大的功能了。AM62L的UART模块不仅支持标准的异步通信，还内置了对硬件流控、软件流控（XON/XOFF）以及红外协议（IrDA）的支持。这些功能通过一系列专用寄存器实现。
4.1 硬件流控与调制解调器状态（MSR寄存器）
硬件流控通过RTS（Request To Send）和CTS（Clear To Send）信号线实现，可以有效防止接收端缓冲区溢出。UART_MSR寄存器（偏移0x18）反映了这些控制线的状态变化。
- Bit 0 - CTS_STS: CTS输入状态变化标志。当CTS引脚电平发生变化时置1，读MSR后清零。
- Bit 1 - DSR_STS: DSR*输入状态变化标志。
- Bit 2 - RI_STS: RI*（振铃指示）输入从低到高跳变时置1，读后清零。
- Bit 3 - DCD_STS: DCD*（载波检测）输入状态变化标志。
- Bit 4 - NCTS_STS: CTS*输入信号的反相状态。即引脚为低电平时，此位为1。
- Bit 5 - NDSR_STS: DSR*输入的反相状态。
- Bit 6 - NRI_STS: RI*输入的反相状态。
- Bit 7 - NCD_STS: DCD*输入的反相状态。
这里有一个关键点：Bit 4-7是当前状态的互补值，而Bit 0-3是状态变化的标志。在查询式硬件流控中，软件可以轮询NCTS_STS位来判断对方是否准备好接收（CTS为低表示清除发送，即对方准备好）。更高效的方式是利用CTS_STS变化标志位触发中断，及时响应流控信号。
4.2 软件流控（XON/XOFF）与触发控制
软件流控通过在线路上插入特殊的控制字符（XON，DC1，0x11；XOFF，DC3，0x13）来控制数据流。AM62L提供了UART_XON1_ADDR1、UART_XON2_ADDR2、UART_XOFF1、UART_XOFF2寄存器来存储这些字符。当接收FIFO中的数据量超过UART_TCR寄存器���RX_FIFO_TRIG_HALT设定的阈值时，UART模块会自动在发送流中插入XOFF字符通知对方暂停；当数据量低于RX_FIFO_TRIG_START阈值时，自动发送XON字符通知对方恢复。
UART_TLR寄存器则用于设置DMA请求的触发水平。TX_FIFO_TRIG_DMA定义了发送FIFO中数据量低于多少时触发DMA请求以填充更多数据；RX_FIFO_TRIG_DMA定义了接收FIFO中数据量高于多少时触发DMA请求以搬走数据。合理设置这些阈值对于平衡DMA传输效率和响应延迟至关重要。
4.3 IrDA模式的核心：MDR1与MDR2寄存器配置
这是从标准UART模式切换到红外通信模式的关键。UART_MDR1寄存器的MODE_SELECT字段（Bit 2:0）是整个模块的“模式开关”：
- 000: UART 16x 模式（标准模式）
- 001: SIR (Serial Infrared) 模式，速率最高到115.2 kbps（标准IrDA 1.0）
- 010: UART 16x 自动波特率模式
- 011: UART 13x 模式
- 100: MIR (Medium Infrared) 模式，速率0.576 Mbps和1.152 Mbps
- 101: FIR (Fast Infrared) 模式，速率4 Mbps
- 110: CIR (Consumer Infrared) 模式，用于遥控器
- 111: 禁用模块
重要警告：手册明确强调，
MODE_SELECT必须在启动时，在配置完DLL/DLH（波特率除数）和LCR（线路控制）寄存器之后进行设置，并且在正常操作期间不得再次更改。模式切换很可能需要内部状态机的重置，随意更改会导致通信失败。
UART_MDR2寄存器则提供了IrDA模式下的精细控制：
IRRXINVERT(Bit 6): 是否对模块内部的RX引脚输入进行反相。因为大多数红外收发器本身会对信号进行反相，所以默认值0（执行反相）通常是对的，以确保协议层面的逻辑正确。STS_FIFO_TRIG(Bit 2:1): 设置状态FIFO的触发水平。状态FIFO用于存储接收帧的元信息（如帧长度、错误状态）。合理设置可以优化中断处理效率。IRTX_UNDERRUN(Bit 0): 这是一个状态位。当发生发送下溢错误（即发送FIFO已空但发送器仍需数据）时，此位置1。它需要配合IIR寄存器中的TX_STATUS_IT中断来使用。
4.4 IrDA帧传输控制：ACREG、TXFLL/H与RXFLL/H
在IrDA模式下，数据是以“帧”为单位进行传输的，而不是简单的字节流。这就需要额外的寄存器来控制帧的边界。
UART_ACREG（辅助控制寄存器）：功能非常丰富。EOT_EN(Bit 0): 在“设置EOT位”的帧结束方法中，在向发送FIFO写入最后一字节数据之前，需要将此位置1。ABORT_EN(Bit 1): 写1可主动中止当前帧的传输。注意：如果发送FIFO非空且MDR1[5]（SCT位）为1，发送中止帧后，UART会立即开始发送下一帧（使用前一帧的数据）。因此，在发送中止帧前，必须重置TX FIFO。SCTX_EN(Bit 2): 当MDR1[5]=1（存储控制传输模式）时，向此位写1将启动帧传输。SEND_SIP(Bit 3): 在MIR/FIR模式下，设置此位可在一次传输结束后发送一个SIP（串行红外交互脉冲）。DIS_TX_UNDERRUN(Bit 4): 禁用发送下溢。启用后（=1）可以发送长停止位，但下溢错误被禁用，如果发生下溢，会发送垃圾数据。建议通过屏蔽相应的下溢中断来管理，而不是直接禁用。DIS_IR_RX(Bit 5): 永久禁用红外接收输入。SD_MOD(Bit 6): 用于配置红外收发器的SD/MODE引脚，控制其工作模式（如低功耗）。PULSE_TYPE(Bit 7): 在SIR模式下选择脉冲宽度。
UART_TXFLL和UART_TXFLH寄存器：共同组成13位的发送帧长度值（单位：字节）。当MDR1[7]（FRAME_END_MODE）选择为“帧长度方法”时，UART模块在发送完指定长度的数据后，会自动添加CRC和帧结束标志。UART_RXFLL和UART_RXFLH寄存器：共同组成12位的接收最大帧长度值。这里有一个极易出错的点：手册说明，如果预期的最大接收帧长度是n字节，那么在SIR或MIR模式下，需要编程的值为n+3；在FIR模式下，需要编程的值为n+6。这额外的3或6个字节是给CRC和停止标志预留的。如果不正确设置，可能导致长帧被错误地截断或产生帧过长错误。
4.5 IrDA状态与错误管理：SFLSR、SFREGL/H与RESUME
红外通信有更复杂的错误类型和状态反馈机制。
UART_SFLSR（状态FIFO行状态寄存器）：读取这个寄存器会从状态FIFO中弹出一项状态信息。它包含了最近接收完成的一帧数据的错误状态：CRC_ERROR: CRC校验错误。ABORT_DETECT: 检测到中止模式。FRAME_TOO_LONG_ERROR: 帧过长错误（超过了RXFLL/H设置的值）。OE_ERROR: 接收FIFO溢出错误。 软件在从数据FIFO读取一帧数据后，应紧接着读取SFLSR来获取该帧的传输状态，判断其有效性。
UART_SFREGL和UART_SFREGH寄存器：它们是“虚拟”寄存器，用于读取状态FIFO中当前项对应的接收帧的实际长度（单位：字节）。关键操作顺序：必须先读取SFREGL/H获取帧长度，然后再读取SFLSR来消费掉状态FIFO中的该项并推进读指针。顺序反了会导致长度信息错位。UART_RESUME寄存器：这是一个“哑”寄存器，物理上不存在，读取它总是返回0。但其读取操作具有副作用：当因下溢或上溢错误导致传输/接收暂停时，读取此寄存器可以清除内部标志，让操作恢复。这是一个非常巧妙的设计，通过一个简单的读操作来实现状态恢复。
将上述寄存器串联起来，一个典型的IrDA接收中断服务程序（ISR）流程应该是：
- 检查IIR，确认是接收中断。
- 读取
SFREGL/H，获取刚接收完毕的帧长度。 - 根据长度，从数据FIFO（RBR）中读取相应数量的字节。
- 读取
SFLSR，获取该帧的状态（CRC错误、中止等），并消费状态FIFO项。 - 根据
SFLSR的状态位判断帧是否有效，进行相应处理。 - 如果
SFLSR报告溢出错误(OE_ERROR)，可能需要读取RESUME寄存器来恢复接收。
5. 实战配置：从标准UART切换到SIR红外模式
理论说了这么多，我们来看一个具体的实战场景：将一个UART实例从标准的16x模式配置为SIR（115.2kbps）红外模式，并准备好进行收发。假设我们使用UART1。
5.1 配置步骤与代码实现
// 寄存器偏移定义 (基于之前提供的资料) #define UART_LCR_OFFSET 0x0C // 线路控制寄存器，假设标准偏移 #define UART_DLL_OFFSET 0x00 // 除数锁存器LSB (DLAB=1时) #define UART_DLH_OFFSET 0x04 // 除数锁存器MSB (DLAB=1时) #define UART_FCR_OFFSET 0x08 // FIFO控制寄存器 #define UART_MDR1_OFFSET 0x20 #define UART_MDR2_OFFSET 0x24 #define UART_ACREG_OFFSET 0x3C #define UART_RXFLL_OFFSET 0x30 #define UART_RXFLH_OFFSET 0x34 // 假设UART1基地址 #define UART1_BASE 0x02810000 void uart_configure_sir_mode(void) { volatile uint32_t *uart1 = (volatile uint32_t *)UART1_BASE; uint32_t reg_temp; // 步骤1: 禁用UART（可选，但推荐在配置前先进入已知状态） // 通过设置MDR1[2:0]=111来禁用模块。但注意要先备份其他配置。 REG(uart1, UART_MDR1_OFFSET) = (REG(uart1, UART_MDR1_OFFSET) & ~0x7) | 0x7; // 步骤2: 配置标准UART参数（波特率、数据格式等） // 2.1 设置DLAB=1，以访问波特率除数锁存器 reg_temp = REG(uart1, UART_LCR_OFFSET); REG(uart1, UART_LCR_OFFSET) = reg_temp | (1 << 7); // 假设Bit 7是DLAB // 2.2 设置波特率除数。例如，对于100MHz输入时钟，115200波特率： // 除数 = 时钟频率 / (16 * 波特率) = 100e6 / (16 * 115200) ≈ 54.25 // 取整为54 (0x36)。DLL=0x36, DLH=0x00。 REG(uart1, UART_DLL_OFFSET) = 0x36; REG(uart1, UART_DLH_OFFSET) = 0x00; // 2.3 设置数据格式：8位数据，1位停止位，无奇偶校验，并清除DLAB REG(uart1, UART_LCR_OFFSET) = 0x03; // 8N1，且DLAB=0 // 2.4 使能并重置FIFO，设置触发水平（根据需求） REG(uart1, UART_FCR_OFFSET) = 0x07; // 使能FIFO，重置RX/TX FIFO // 步骤3: 配置IrDA特定参数（在切换模式前） // 3.1 配置MDR2：设置状态FIFO触发水平，例如4个条目 reg_temp = REG(uart1, UART_MDR2_OFFSET); reg_temp &= ~(0x3 << 1); // 清除STS_FIFO_TRIG字段 reg_temp |= (0x1 << 1); // 设置为01b，即4个条目 // 保持IRRXINVERT为默认0（使能反相），因为大多数收发器输出反相信号 REG(uart1, UART_MDR2_OFFSET) = reg_temp; // 3.2 配置接收最大帧长度（例如，期望最大数据载荷128字节） // SIR模式：编程值 = n + 3 = 128 + 3 = 131 (0x83) REG(uart1, UART_RXFLL_OFFSET) = 0x83; // LSB REG(uart1, UART_RXFLH_OFFSET) = 0x00; // MSB (因为131 < 256) // 3.3 配置ACREG：例如，使能自动结束帧（EOT）模式，并配置收发器SD引脚 REG(uart1, UART_ACREG_OFFSET) = 0x00; // 先全部清零 // 假设使用帧长度方法结束帧，则EOT_EN保持0。 // 设置SD_MOD=0（高电平），根据收发器手册确定 // REG(uart1, UART_ACREG_OFFSET) |= (0 << 6); // SD_MOD=0是默认值 // 步骤4: 切换到SIR模式（这是最后且最关键的一步！） reg_temp = REG(uart1, UART_MDR1_OFFSET); reg_temp &= ~0x7; // 清除MODE_SELECT字段 reg_temp |= 0x1; // 设置为001b，即SIR模式 // 同时，选择帧结束方法。假设使用帧长度方法，则FRAME_END_MODE=0（默认） // 如果需要使用设置EOT位的方法，则设置FRAME_END_MODE=1 // reg_temp |= (1 << 7); // 设置FRAME_END_MODE为1 REG(uart1, UART_MDR1_OFFSET) = reg_temp; // 步骤5: （可选）根据需要配置中断 // 使能接收数据可用中断、帧错误中断等 // REG(uart1, UART_IER_OFFSET) = 0x01; // 例如，使能接收数据可用中断 }5.2 关键陷阱与调试心得
顺序是王道：务必严格遵守“先配置所有参数，最后切换模式”的顺序。特别是
MDR1的模式选择，必须是初始化序列中的最后一步。如果先切换模式再配置波特率，很可能因为内部时钟域切换而导致波特率配置不生效或错误。时钟与波特率：IrDA SIR模式使用标准的UART波特率（最高115200）。确保你的输入时钟频率和波特率除数计算正确。在切换模式后，可以尝试回读DLL/DLH寄存器确认配置是否被正确锁存。
收发器电路：硬件上，标准的UART TX/RX是电压信号，而IrDA需要驱动红外LED和接收光电二极管。通常需要一个红外收发器模块（如Vishay的TFDU系列）来完成电-光转换。确保你的电路连接正确，特别是TX/RX信号是否需要反相（由
MDR2[6]和收发器本身共同决定）。一个快速验证方法：用示波器或逻辑分析仪观察UART模块的TX引脚，在SIR模式下，发送数据时应该能看到一串窄脉冲（3/16位时间），而不是标准的方波。帧长度管理：在SIR模式下，如果你使用“帧长度方法”（
FRAME_END_MODE=0），则必须在启动传输前，正确设置TXFLL/H寄存器。每次发送新帧前都可能需要重新设置。如果使用“设置EOT位方法”（FRAME_END_MODE=1），则需要在发送最后一字节数据前，将ACREG[0]（EOT_EN）置1。中断处理：IrDA模式下的中断服务程序比标准UART复杂。除了处理数据，还必须处理状态FIFO（
SFLSR）和长度信息（SFREGL/H）。务必遵循正确的读取顺序：先读长度，再读数据，最后读状态。错误的状态处理会导致状态FIFO堆积，最终阻塞接收。RESUME寄存器的使用：如果你的通信过程中出现了
IRTX_UNDERRUN错误（发送下溢）或接收溢出，传输可能会挂起。在妥善处理了错误原因（例如，为发送FIFO提供更多数据）后，记得读取一次UART_RESUME寄存器（地址0x2C）来清除内部挂起标志，让通信恢复。这个操作很容易被遗忘。
通过以上步骤和注意事项，你应该能够成功地将AM62L的UART模块配置到IrDA SIR模式。对于更高速的MIR/FIR模式，配置原理类似，但需要关注时钟要求更高，且协议细节（如SIP脉冲、CRC32等）更为复杂，需要仔细研读IrDA物理层协议标准。
