AXI总线深度解析：Xilinx-FPGA-PCIe-XDMA-Tutorial中数据传输的核心原理

AXI总线深度解析：Xilinx-FPGA-PCIe-XDMA-Tutorial中数据传输的核心原理

【免费下载链接】Xilinx-FPGA-PCIe-XDMA-TutorialXilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核项目地址: https://gitcode.com/gh_mirrors/xil/Xilinx-FPGA-PCIe-XDMA-Tutorial

Xilinx-FPGA-PCIe-XDMA-Tutorial项目是基于PCIe XDMA IP核的FPGA开发教程，其中AXI总线作为数据传输的核心桥梁，连接PCIe-XDMA IP核与用户逻辑（如AXI-BRAM或硬件加速器），实现主机与FPGA之间的高效数据交互。本文将深入解析AXI总线的工作原理、时序特性及其在项目中的关键应用。

AXI总线基础：FPGA数据传输的高速公路 🚀

AXI（Advanced eXtensible Interface）总线是Xilinx FPGA中最常用的片内数据传输协议，具有高带宽、低延迟和灵活的特性。在Xilinx-FPGA-PCIe-XDMA-Tutorial项目中，AXI总线承担着PCIe-XDMA IP核与用户逻辑（如AXI-BRAM）之间的数据交互重任，其架构如图所示：

|------------| |---------------------------------------------------------------| | | | | | | | |---------------| |-------------------| | | | | | | | | | | run | PCIe | | PCIe-XDMA | AXI4 | AXI-BRAM | | | C/C++ |<---------->|<-->| IP core |<---------------->| (AXI-slave) | | | software | | | |Master Slave| | | | | | | (AXI-master) | Port Port | | | | | | |---------------| |-------------------| | | | | | |------------| |---------------------------------------------------------------| Host-PC FPGA

AXI总线采用多通道分离架构，将地址、数据和控制信号分开传输，支持突发传输（Burst Transfer）和乱序传输，极大提升了数据吞吐量。其核心特点包括：

• 纯同步协议：所有信号在时钟上升沿采样，确保时序稳定性
• 独立通道设计：读/写地址、读/写数据、响应通道分离，并行传输
• 突发传输支持：一次地址传输可连续传输多个数据单元

AXI读操作：数据从FPGA到主机的旅程 🔄

AXI读操作通过读地址通道（AR）和读数据通道（R）完成，时序如图所示：

AXI读时序图：展示AR通道握手与R通道数据传输的完整过程

读操作关键步骤：

1. AR通道握手

   • 主机（AXI-Master，如PCIe-XDMA IP）通过arvalid信号发送读请求，包含起始地址（araddr）、传输长度（arlen）和事务ID（arid）
   • FPGA从机（AXI-Slave，如AXI-BRAM）通过arready信号响应，表示准备接收请求
   • 当arvalid和arready同时为1时，地址信息被采样，握手成功

2. R通道数据传输

   • 从机通过rvalid信号发送数据（rdata），并携带事务ID（rid）和响应状态（rresp）
   • 主机通过rready信号表示准备接收数据
   • 每次rvalid和rready同时为1时完成一次数据传输，共传输（arlen+1）个数据单元
   • 传输最后一个数据时，从机将rlast信号置1，标识传输结束

地址处理技巧：

由于BRAM存在1周期读延迟，项目中采用地址预取机制，提前一个周期准备下一个数据地址。如axi_bram.sv中代码所示：

always @ (*) // 组合逻辑提前计算地址 if (rstate == R_IDLE && s_axi_arvalid) mem_raddr = (MEM_AWIDTH)'(s_axi_araddr >> log2(AXI_DWIDTH/8)); else if (rstate == R_BUSY && s_axi_rready) mem_raddr = mem_raddr_last + (MEM_AWIDTH)'(1); else mem_raddr = mem_raddr_last;

地址处理波形如图所示，清晰展示了地址预取与数据传输的同步关系：

AXI读地址处理波形：mem_raddr提前一个周期生成，确保数据连续输出

AXI写操作：主机数据写入FPGA的全流程 📥

AXI写操作通过写地址通道（AW）、写数据通道（W）和写响应通道（B）三阶段完成，时序如图所示：

AXI写时序图：包含AW通道地址传输、W通道数据传输和B通道响应三个阶段

写操作关键步骤：

1. AW通道握手

   • 主机通过awvalid信号发送写请求，包含起始地址（awaddr）、传输长度（awlen）和事务ID（awid）
   • 从机通过awready信号响应，握手成功后采样地址信息

2. W通道数据传输

   • 主机通过wvalid信号发送数据（wdata），并通过wstrb信号指示有效字节（独热码）
   • 从机通过wready信号响应，每次握手传输一个数据单元
   • 传输最后一个数据时，主机将wlast信号置1

3. B通道响应

   • 从机通过bvalid信号返回响应状态（bresp）和事务ID（bid）
   • 主机通过bready信号接收响应，握手成功后完成整个写事务

状态机实现：

项目中axi_bram.sv采用三段式状态机处理写操作，状态转换如下：

• W_IDLE：等待AW通道握手
• W_BUSY：接收W通道数据，地址自增
• W_RESP：发送B通道响应

核心代码片段：

enum reg [1:0] {W_IDLE, W_BUSY, W_RESP} wstate = W_IDLE; always @ (posedge clk or negedge rstn) if (~rstn) begin wstate <= W_IDLE; // 状态初始化 end else begin case (wstate) W_IDLE : if (s_axi_awvalid) begin wstate <= W_BUSY; // 采样地址和长度 end W_BUSY : if (s_axi_wvalid) begin if (wcount == 8'd0 || s_axi_wlast) wstate <= W_RESP; // 地址自增 end W_RESP : if (s_axi_bready) wstate <= W_IDLE; endcase end

AXI在项目中的实战应用：从理论到代码 💻

Xilinx-FPGA-PCIe-XDMA-Tutorial项目通过axi_bram.sv实现了AXI从机接口，将PCIe-XDMA IP核与BRAM连接，构建了完整的PCIe内存设备。关键实现包括：

1. BRAM高效例化

项目采用Verilog reg数组直接例化BRAM，具有移植性强、参数化灵活的优点：

reg [AXI_DWIDTH-1:0] mem [ 1<<MEM_AWIDTH ]; // BRAM存储阵列 always @ (posedge clk) // 读操作 s_axi_rdata <= mem[mem_raddr]; always @ (posedge clk) // 写操作（带独热码） if (s_axi_wvalid & s_axi_wready) for (int i=0; i<(AXI_DWIDTH/8); i++) if (s_axi_wstrb[i]) mem[mem_waddr][i*8+:8] <= s_axi_wdata[i*8+:8];

2. 地址转换与对齐

AXI地址为字节地址，而BRAM地址为数据单元地址，项目中通过右移操作实现地址转换：

mem_waddr <= (MEM_AWIDTH)'(s_axi_awaddr >> log2(AXI_DWIDTH/8));

例如64bit（8字节）总线宽度时，右移3位实现字节地址到8字节地址的转换。

3. 与PCIe-XDMA的无缝集成

在fpga_top.sv中，将PCIe-XDMA的AXI主端口与AXI-BRAM的从端口直接连接：

// AXI读写通道连接 .assign xdma_0_m_axi_araddr (s_axi_araddr) .assign xdma_0_m_axi_arvalid (s_axi_arvalid) // ... 其他信号连接

总结：AXI总线——FPGA数据传输的核心引擎 ⚙️

AXI总线作为Xilinx-FPGA-PCIe-XDMA-Tutorial项目的数据传输中枢，通过多通道分离架构和突发传输机制，实现了PCIe-XDMA IP核与用户逻辑的高效通信。掌握AXI总线的时序特性和状态机设计，是理解项目架构和进行FPGA加速开发的关键基础。

通过本文的解析，您已了解AXI总线的读/写操作流程、地址处理技巧和项目实战应用。建议进一步阅读项目文档：

• AXI协议细节：doc/intro_pcie_x1_xdma_bram.md
• XDMA驱动加载：doc/load_xdma_driver.md
• 软件测试程序：host_software/app_xdma_rw/xdma_rw.c

掌握AXI总线，将为您打开FPGA高速数据传输的大门，助力实现更复杂的硬件加速系统！

【免费下载链接】Xilinx-FPGA-PCIe-XDMA-TutorialXilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核项目地址: https://gitcode.com/gh_mirrors/xil/Xilinx-FPGA-PCIe-XDMA-Tutorial