news 2026/7/21 5:37:20

新品发布:国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡(PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口)

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
新品发布:国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡(PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口)

1、三合一,同时支持PCIe总线、USB3.0总线、Ethernet千兆以太网总线通信的PG-ZYNQ7100 sbRIO系列FPGA板卡诞生了,后发优势,覆盖NI-sbRIO/myRIO/cRIO等RIO系列FPGA产品,兼容LabVIEW My FPGA开发环境。

2、通信接口:PCIe总线带宽实测:720MB/s;USB3.0总线实测带宽:320MB/s;Ethernet千兆以太网实测带宽:85MB/s(TCP模式)和92MB/s(UDP模式)。

3、新增特性:相比上一代产品,新款PG-ZYNQ7100sbRIO我们特地新增同时支持4个40pin扩展口(每个40pin扩展槽里面均有17路LVDS差分或34路单端LVTTL双向IO;并且电平支持1.8V/2.5V/3.3V;总共136路DIO(不含FMC))和1路FMC HPC接口(方便用户接入FMC各类模块)。

4、指标:1路miniUSB串口、2路RS485、1路CAN、1路HDMI、4个40pin扩展口(136路双向高速DIO)、1路FMC HPC接口、4路LED灯、2路按键、1路PCIex4接口、1路USB3.0接口(FT601Q)、1路PS端千兆网口、1路PL端千兆网口、2路SFP+光口、1路TF插槽、1颗EMMC。并且BANK9/10/11/12/13引脚电平支持1.8V/2.5V/3.3V切换,方便用户自己调整LVDS或者LVTTL。

5、超大容量FPGA+ARM内核加持ZYNQ7100芯片,远超传统纯FPGA;更重要的是:用户可以使用图形化LabVIEW在ZYNQ里面自由翱翔,实现各种采集、模型、算法、测试、锁相、3C、PID等闭环应用。

6、相比于纯FPGA芯片,PG-ZYNQ7100 sbRIO芯片内置多核ARM处理器,直接运行NI LinuxRT实时系统,就可以利用LabVIEW单步运行、断点、探针等技术,通过Windows或者Linux RT非常方便的观察和更新下位机Linux RT和FPGA VI里面的过程变量(譬如,VI前面板上的控件数值或者状态或者程序框图里面感兴趣的变量),与NI公司的在线前面板仿真、调试、运行有异曲同工之妙。

更多详细内容也可以观看PG-ZYNQ7100 sbRIO视频演示,B站视频链接如下:‍https://b23.tv/CxFk3bv‍

ZYNQ7000系列芯片优势

有些对实时性要求不高的算法和总线通信,比如Modbus通信、MQTT、WiFi、TCP、UDP、高斯拟合、多项式拟合、互相关、不限制点数的FFT频谱变换、不限制点数的滤波器、机器学习、Python脚本、甚至AI算法、双精度浮点数计算都可以放在PS端也就是ARM里面跑,这样可以极大节省FPGA宝贵的资源;而对于实时性要求很高或者需要对某些算法进行加速,可以放在PL端也就是FPGA里面跑,比如高速ADC采集、DAC输出、快速FFT傅里叶变换、高吞吐率滤波器、高吞吐率锁相环PLL、图像处理、矩阵计算、多线程并行计算等,当然了,FPGA里面我们也封装好了千兆和万兆TCP和UDP功能。

因此,有了ZYNQ之后,我们能做的项目和产品复杂度和灵活性也更高了,甚至有一种感觉,那就是上手兵器多了,都不知道用哪个好了!加上ZYNQ的PS端可以运行Linux RT系统,这个Linux OS又极大的拓展和丰富了用户的想象力,可以实现以前纯FPGA不好实现的项目和产品,降本增效,妙哉!!!

了解清楚了ZYNQ芯片的架构和开发门槛和开发工作量之后,就会发现传统的ZYNQ开发之路是多么的困难和痛苦,有没有一种软件能同时解决PS和PL开发难度大这个痛点呢?我想答案是肯定的,图形化的LabVIEW无疑是解决这个问题的最佳工具软件,毕竟NI的myRIO卖的还是非常火的,就是因为支持LabVIEW编程,让原本难上加难的ZYNQ芯片开发变得简单傻瓜化,极大的降低了开发门槛和调试工作量。

但是NI的myRIO/sbRIO/cRIO价格太贵了,市面上基于ZYNQ芯片的硬件和板子太多了,都是白菜价了,便宜的一两百的都有,所以为了让我们广大爱好者、工程师们、创业者们都能享受到ZYNQ芯片带来的福利,我们神电测控专门花费了2年时间攻克了历史上最难的ZYNQ架构的芯片,彻底打通了ZYNQ芯片里面的PS(ARM)端跟PL(FPGA)端之间的各种通信方式,有低速的Reg寄存器和Memory存储器访问,也有高速的AXI DMA FIFO传输互联,满足各类应用场景,取之不尽用之不竭!

我们将PS(ARM)里面运行的Linux RT环境下所需要的KO驱动和SO动态库和PL(FPGA)端的子VI函数全部封装到了LabVIEW My FPGAZYNQ Pro20工具包里面来了,方便用户统一安装使用。有了我们这个My FPGA ZYNQPro20工具包之后,用户就能像开发NI myRIO、sbRIO或者cRIO那样简单的方式来开发市面上任意一款ZYNQ板子了,包括用户自己做的硬件,这样才能最大程度的降低客户的硬件成本。真正让每个客户都能将ZYNQ芯片用到自己的项目和产品里面去,发挥最大价值。

图1:神电测控PCIe+USB3.0+Ethernet三合一PG-ZYNQ7100 sbRIO板卡实物图(正面)

图2:神电测控PCIe+USB3.0+Ethernet三合一PG-ZYNQ7100 sbRIO板卡实物图(前面)

图3:神电测控PCIe+USB3.0+Ethernet三合一PG-ZYNQ7100 sbRIO板卡实物图(后面)

1、性能简介

1)1路miniUSB串口(用于LinuxRT系统启动串口打印输出调试)

2)2路RS485总线通信接口

3)1路CAN总线通信接口

4)1路HDMI视频接口

5)4个40pin扩展口(136路双向高速数字IO),方便用户自己接入各类40pin扩展模块

DIO通道数:136路

DIO读写速率:200MHz

DIO访问:直接FPGA读写,可接入CLK、编码器、转速计、扭矩等脉冲信号,也可以产生高速同步、PWM、SENT等脉冲信号。

6)1个FMC HPC扩展口,方便用户自己接入各类FMC扩展模块

7)4路用户LED指示灯,支持用户自己使用LabVIEW直接编程控制

8)2路用户按键KEY,挂在FPGA上,支持用户自己使用LabVIEW直接编程控制

9)1路PCIex4总线接口(实测吞吐率720MB/s)

10)1路USB3.0总线接口(采用FT601Q芯片,实测吞吐率320MB/s)

11)1路ZYNQ PS端千兆以太网(TCP模式实测吞吐率85MB/s)

12)1路ZYNQ PL端千兆以太网(UDP模式实测吞吐率92MB/s)

13)2路SFP光纤接口

14)1路TF卡接口

15)1颗8G EMMC颗粒

16)PS端1GB DDR3;PL端1GB DDR3

17)1个256MB QSPI Flash

18)板卡ZYNQ主控芯片(-40℃~+85℃)

FPGA型号:Xilinx ZYNQ7100-2FFG900I工业级(可替换成国产ZYNQ芯片)

19)PG-ZYNQ7100 sbRIO板卡供电(如果用户自己接的外设电流不大,板卡可以选择12V/3A电源即可;如果同时接64路带恒流源激励的神电DSA板卡,则需要12V/5A电源进行供电)

2、PG-ZYNQ7100 sbRIO板卡接口简介

图4:神电测控PCIe+USB3.0+Ethernet三合一版本PG-ZYNQ7100 sbRIO板卡接口示意图

3、PCIex4扩展口线缆和转接板

图5:神电测控PG-ZYNQ7100 sbRIO板卡PCIex4接口延长线与扩展卡

图6:PCIex4接口延长线与扩展卡连接实物图

图7:PCIex4接口延长线与扩展卡与ZYNQ7100板卡连接实物图

图8:服务器高速数据线SlimSAS SFF-8654 8i to SFF-8654 8x 74P直头

https://item.taobao.com/item.htm?id=749835559647&mi_id=0000Svkim5DrfzeO0PVAzXgCrY7NSkIX27Y0zm1M9o9_Zvo&spm=tbpc.boughtlist.suborder_itempic.d749835559647.5c762e8dZxwz66

图9:PCIE X8X16转SFF-8654 8i x8外置显卡eGPU转接卡adapter

https://item.taobao.com/item.htm?id=928516894610&mi_id=0000U29N7-b4lRAjpiatXRKdXTja5HEoU-GfclCm5Ksv144&skuId=5978224082017&spm=tbpc.boughtlist.suborder_itempic.d928516894610.5c762e8dZxwz66

4、数字信号DIO接线扩展口线缆(4个40pin扩展口2mm/2.54mm间距)

图10:PG-ZYNQ7100 sbRIO板卡上的4个40pin扩展口(2.0mm间距/2.54mm间距)

图11:PG-ZYNQ7100 sbRIO板卡外接神电测控DSA-4416模块(16/32/48/64通道24位动态信号采集卡)的线缆(2.0MM双母头FC排线IDC线 FC-40P-40P

图12:如果外接的40pin模块是2.54mm间距的,可以选择2.0mm转2.54mm的FC排线

图13:需要注意的是,PG-ZYNQ7100 sbRIO板卡上的40pin扩展口里面的第40个引脚通过短接到12V上面可以直接给神电测控DSA-4416板卡直接供电,如果是黑金他们家的模块,这个地方切记不能短接,否则会直接烧坏他们家的模块

图14:短接可以将板子上的12V电源通过40pin扩展口的40号引脚提供给外部独立的模块,比如神电测控的DSA板卡;如果是其他家的40pin模块,这个地方一定要断开

5、PG-ZYNQ7100 sbRIO Demo案例实物图

图15:基于PG-ZYNQ7100 sbRIO+神电DSA-4416板卡搭建的64通道动态信号采集仪器(正面)

(详细介绍参考17号pdf文档和对应的B站实战演示视频)

图16:基于PG-ZYNQ7100 sbRIO+神电DSA-4416板卡搭建的64通道动态信号采集仪器(背面)

6、PG-ZYNQ7100 sbRIO软件开发过程演示

推荐,当成类似NI FPGA RIO系列板卡自主开发,充分发挥FPGA的优势

提醒:关于LabVIEW如何开发下位机ZYNQ FPGA芯片程序及其原理和开发过程,可以参考神电测控编写的《LabVIEW ZYNQ FPGA Pro20开发宝典》

图17:PG-ZYNQ7100 sbRIO板卡下位机PL端LabVIEW FPGA开发环境函数选板

图18:PG-ZYNQ7100 sbRIO板卡下位机PS端LabVIEW Linux RT开发环境函数选板

图19:PG-ZYNQ7100 sbRIO板卡配套的项目案例Demo

图20:PG-ZYNQ7100 sbRIO板卡配套的下位机PL端FPGA VI案例截图(Part1)

图21:PG-ZYNQ7100 sbRIO板卡配套的下位机PL端FPGA VI案例截图(Part2)

图22:PG-ZYNQ7100 sbRIO板卡配套的下位机PL端FPGA VI案例截图(Part3)

图23:PG-ZYNQ7100 sbRIO芯片PL端IP核资源截图(Part1)

图24:PG-ZYNQ7100 sbRIO芯片PL端IP核资源截图(Part2)

图25:PG-ZYNQ7100 sbRIO板卡配套的下位机PS端Linux RT VI案例截图(Part1)

图26:PG-ZYNQ7100 sbRIO板卡配套的下位机PS端Linux RT VI案例截图(Part2)

图27:PG-ZYNQ7100 sbRIO板卡配套的上位机PC端VI案例截图

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/7/21 5:36:47

C++ Web框架实战:从零构建高性能HTTP服务与API开发指南

1. 项目概述:为什么我们需要一个C Web框架?在当今这个Python、Go、JavaScript等语言大行其道的Web开发领域,提起用C写Web后端,很多人的第一反应可能是“杀鸡用牛刀”或者“性能过剩”。确实,对于大多数业务逻辑复杂、追…

作者头像 李华
网站建设 2026/7/21 5:36:04

鸿蒙系统移植安卓设备全流程指南

1. 鸿蒙系统在安卓设备移植的背景与价值2019年华为正式发布HarmonyOS时,业内普遍认为这只是应对特殊时期的替代方案。但经过四年迭代,鸿蒙已经发展成拥有完整分布式架构的操作系统。截至2023年,鸿蒙设备装机量突破7亿,成为全球第三…

作者头像 李华
网站建设 2026/7/21 5:35:15

半导体百科:FAB设备综合效率 OEE 自动化计算与可视化看板

一、问题背景:手工算OEE,一个月对不出一本明白账先说一个真实踩坑。去年Q3,我负责一条12英寸逻辑线后段的设备效率月报。当时OEE还是工艺工程师周五下午手工算:从MES导出每台机台的停机记录Excel,再对照产量表人工填数…

作者头像 李华
网站建设 2026/7/21 5:33:38

C++多线程编程:std::call_once实现线程安全一次性初始化

1. 项目概述:为什么我们需要 std::call_once ? 在C多线程编程里,有一个场景特别让人头疼,就是“一次性初始化”。想象一下,你有一个全局的日志管理器、一个配置文件的缓存、或者一个需要连接数据库的客户端。这些资源…

作者头像 李华
网站建设 2026/7/21 5:32:18

TMS320F28002x CLB模块PUSH/PULL机制:实现CPU与硬件逻辑的高效数据交换

1. 项目概述:CLB模块与CPU的数据交换桥梁在嵌入式系统开发,尤其是像TMS320F28002x这类面向实时控制应用的微控制器中,我们常常面临一个核心矛盾:CPU需要处理复杂的算法和系统调度,而一些对时序要求苛刻、需要硬件级确定…

作者头像 李华