TMS320F2837xD双核MCU时钟与中断安全机制深度解析

1. 项目概述：为什么时钟与中断是双核MCU的“心跳”与“神经”

在工业电机驱动、数字电源或者新能源变流器这类对实时性和可靠性要求极高的应用里，微控制器（MCU）的稳定运行是底线。你可以把MCU想象成一个高速运转的精密工厂，系统时钟就是这个工厂的“心跳”和“节拍器”，它决定了流水线上每一个工序（指令执行、外设通信）的精确时序。一旦心跳紊乱或停止，整个工厂就会陷入混乱甚至瘫痪。而中断机制，则是工厂的“神经系统”和“紧急报警按钮”，它能让流水线瞬间暂停手头工作，优先处理更紧急的事件（比如过流保护、通讯请求），处理完再无缝衔接回去。对于TMS320F2837xD这类双核C2000 MCU来说，这套“心跳”与“神经”系统更为复杂，因为它需要协调两个独立的大脑（CPU1和CPU2）协同工作，同时还要确保在严苛的工业环境下，即使遭遇干扰或硬件故障，系统也能“体面地”降级运行或安全停机，而不是直接“死机”。

本文要拆解的，正是F2837xD这颗芯片在时钟与中断安全设计上的“硬核”细节。我们不止看手册上写了什么，更要弄懂它为什么这么设计，以及我们在实际编程中该如何配置、如何避坑。从ePIE中断向量表的硬件冗余校验，到NMI看门狗的超时管理，再到带ECC/奇偶校验的内存保护，最后是那个支持多路时钟源和PLL的复杂时钟树。这些机制共同构筑了系统功能安全的基石。对于从事电机控制、数字电源、汽车电子的工程师而言，吃透这些机制，意味着你能设计出更鲁棒、更可靠的产品，在面对突发故障时，你的系统能“优雅地”处理错误，而不是“轰然倒塌”。

2. 核心机制深度解析：从冗余校验到错误防护

2.1 ePIE中断向量表的硬件“双保险”校验

在C28x内核架构中，外设中断扩展模块（ePIE）负责管理海量的外设中断，将其映射到有限的CPU中断线上。F2837xD为每个CPU的ePIE模块都配备了一份堪称“强迫症”级别的安全设计：双重向量表。

2.1.1 主向量表与冗余向量表

芯片在内存空间中映射了两份完全相同的ePIE中断向量表：

• 主向量表：位于地址0x0000 0D00至0x0000 0EFF。
• 冗余向量表：位于地址0x1000 0D00至0x1000 0EFF。

这两份表在物理上可能是不同的存储单元。其访问规则设计得非常巧妙：

• 数据写入主表：当你向主向量表（0xD00区域）写入一个中断服务程序（ISR）的入口地址时，硬件会自动同步写入到冗余向量表的对应位置。这是一次写操作，更新两份数据，保证了初始状态的一致性。
• 数据写入冗余表：如果直接向冗余向量表（0x1000D00区域）写入，则只更新冗余表本身。这个设计通常用于恢复或特殊调试场景。
• 向量获取（关键操作）：当CPU响应一个中断，需要从ePIE获取对应的ISR入口地址（即“取向量”）时，硬件会同时从主向量表和冗余向量表中读取数据。
• 数据读取：软件可以独立读取主表或冗余表的内容，用于诊断或验证。

2.1.2 硬件比较与错误处理

取向量时的“同时读取”是关键。硬件会实时比较从两份表中读出的数据。如果两者一致，则将该正确的向量地址提交给CPU的程序控制器，中断响应正常进行。这个比较操作是硬件完成的，不消耗额外的CPU时钟周期，对实时性零影响。

如果比较发现不匹配，说明至少有一份向量表的数据发生了损坏（可能是SRAM的软错误、程序跑飞误写等）。此时，硬件会立即触发一系列严重的错误处理流程，优先级极高：

1. 执行错误处理程序：硬件首先检查PIEVERRADDR寄存器。这个寄存器每个CPU独立一份（CPU1.PIEVERRADDR和CPU2.PIEVERRADDR）。

   • 如果该寄存器为默认值0x3FFFFF（即用户未初始化），则CPU会跳转到默认的错误处理程序，地址是0x3FFFBE。这个地址通常指向一个无限循环或安全状态函数。
   • 如果用户事先将一个自定义的错误处理函数地址写入了PIEVERRADDR，那么CPU将转而执行这个用户自定义的错误处理程序。这给了工程师极大的灵活性，可以在向量表损坏时尝试记录错误信息、切换备份算法或进入安全状态。

2. 触发硬件保护：硬件会自动产生一个EPWM的Trip信号，通过TRIPIN15这个通道，强制将所有ePWM模块的输出置为安全状态（通常是高阻或固定电平）。这对于电机和电源控制至关重要，能在软件可能已不可靠的情况下，通过硬件快速关断功率管，防止炸机。

3. 向对侧CPU发送NMI：如果当前发生不匹配的操作是在取NMI（不可屏蔽中断）的向量时，硬件还会向另一个CPU的NMI看门狗（CPUx.NMIWD）发送一个NMI信号。这是一个跨核的严重错误通知机制，告知伙伴“我这里出了大问题”。

实操心得：这个机制意味着，在系统初始化阶段，必须尽早、且正确地初始化ePIE向量表。通常的做法是在初始化所有外设之前，先配置ePIE。并且，强烈建议在初始化完成后，通过一个简单的校验和或循环冗余校验（CRC）函数，对比主备两份向量表的关键区域，确保数据写入无误。对于安全要求极高的应用，可以考虑定期在后台任务中执行这种校验。

2.2 NMI看门狗：最后的“守夜人”

不可屏蔽中断（NMI）是最高优先级的中断，连全局中断使能（GIE）位都无法关闭它。F2837xD的每个CPU都有一个专用的NMI看门狗（NMIWD）。

2.2.1 工作原理你可以为每个NMIWD设置一个超时周期（通过NMIWDCNT等寄存器）。一旦使能，这个看门狗就开始倒计时。CPU必须在周期结束前，通过向特定寄存器（如NMIWDPRD）写入密钥值来“喂狗”，以复位计时器。如果超时未喂狗，NMIWD不会像普通看门狗那样直接复位芯片，而是会触发一个本CPU的NMI中断。

2.2.2 设计意图与使用场景这设计非常巧妙。普通看门狗超时直接复位，是一种“粗暴”但有效的恢复手段。而NMI看门狗超时触发NMI，则给了系统一个“最后补救”的机会。在NMI服务程序中，你可以：

• 尝试保存关键运行数据和错误现场。
• 进行更细致的诊断，判断是某个任务卡死，还是系统整体紊乱。
• 尝试恢复或切换到备份控制流程。
• 如果判断无法恢复，再主动触发软件复位或安全关机。

2.2.3 与ePIE向量错误的联动如前所述，当ePIE向量获取发生错误时，也可能触发对侧CPU的NMI。这时，收到NMI的CPU就需要在它的NMI服务程序里判断：这个NMI是来自自己的看门狗超时，还是伙伴CPU发来的“求救信号”？这需要通过查询NMIWD模块中的中断标志位（如NMIINTFLG）来区分。

注意事项：NMI服务程序本身必须极其精简、高效、可靠。因为它是在系统可能已经不正常的情况下运行的。避免在NMI服务程序中调用复杂的库函数、进行浮点运算或动态内存分配。它的核心任务应该是记录状态、决策并触发安全操作。同时，要确保NMI的向量地址正确无误，否则会陷入“向量错误触发NMI，NMI向量又错误”的死循环。

2.3 ECC与奇偶校验：内存的“自愈”与“报警”能力

内存（RAM和Flash）是程序运行的舞台，其数据完整性直接关系到系统稳定性。F2837xD针对不同的内存块，采用了ECC（错误纠正码）和奇偶校验两种保护机制。

2.3.1 ECC保护的内存（如LS RAM, GS RAM）ECC能检测并自动纠正单比特错误。当硬件检测到某个内存单元发生单比特翻转时（宇宙射线、电磁干扰等可能导致），会在数据送入CPU前自动修正，整个过程对软件透明。同时，一个错误计数器会被递增。

• 错误阈值中断：你可以配置一个错误计数阈值（例如10次）。当单比特错误累积达到此阈值时，硬件会向对应CPU产生一个可屏蔽中断。这提示你：虽然错误被自动纠正了，但该内存区域可能正在经历持续的干扰或存在潜在的硬件老化问题，需要关注。
• 双比特错误触发NMI：ECC无法纠正双比特或多比特错误。一旦发生，硬件会直接向对应的CPU触发一个NMI。这是一个严重错误信号，表明内存数据已不可信，系统必须立即采取应对措施（如使用备份数据、安全停机）。

2.3.2 奇偶校验保护的内存（如部分外设FIFO）奇偶校验只能检测单数位（1、3、5...位）的错误，但不能纠正。一旦检测到奇偶校验错误，通常会触发一个错误中断，由软件决定如何处理（例如，丢弃错误数据包并请求重传）。

2.3.3 Flash存储器的ECCFlash的ECC机制略有不同。当从Flash读取数据发生单比特错误时，ECC逻辑会在数据送给CPU前实时纠正，但并不会写回Flash去修正原始错误。也就是说，Flash物理单元里的错误数据依然存在，直到下次对该页执行擦除/编程操作时才会被覆盖修正。

• 错误计数：与RAM类似，也有单比特错误计数器。建议将阈值寄存器设置为一个非零值（如10），以便计数器能正常工作。当达到阈值时，如果使能了中断，则会触发Flash错误中断。
• 不可纠正错误：发生多比特错误时，同样会触发对应CPU的NMI。

避坑指南：在系统初始化时，除了初始化堆栈和全局变量，一个良好的习惯是初始化ECC/奇偶校验相关的错误计数器和状态寄存器。在main函数的超级循环或低优先级后台任务中，定期检查这些错误计数器。如果发现单比特错误计数在持续增长，即使没到阈值，也应作为预警信号记录到非易失存储器中，供后期分析。对于Flash，如果应用支持在线升级，可以在升级流程中加入对Flash内容的完整性校验（如CRC），并在发现不可纠正错误过多时，尝试切换到备份的固件镜像。

2.4 ERRORSTS引脚：系统健康的“指示灯”

F2837xD提供了一个专用的ERRORSTS引脚。这是一个“准”状态输出引脚。

• 常态：当芯片内部没有检测到任何已使能的错误时，该引脚保持低电平。
• 错误发生：当芯片内部检测到任何一个错误（如前述的ECC双比特错误、PIE向量错误、时钟失效等）且其对应的错误状态标志位被置起时，ERRORSTS引脚会被拉高。
• 错误清除：只有当所有相关的内部错误状态标志位都被软件清除后，该引脚才会恢复低电平。

这个引脚的价值在于硬件层面的状态指示。你可以将它连接到板级管理芯片、另一个监控MCU或一个LED灯上。一旦这个灯常亮或闪烁，即使主CPU的串口调试输出已经失效，你也能从硬件上直观地判断出系统内部发生了严重错误。它相当于给复杂的芯片内部错误监控系统，外接了一个最简单的“故障灯”。

硬件设计注意：数据手册明确指出，ERRORSTS引脚在上电期间（直到电源轨稳定到工作下限之前）处于三态。由于它是高电平有效，如果你非常关心上电期间该引脚的状态（例如，用它来驱动一个使能信号），必须在外部为该引脚增加一个下拉电阻，确保其在三态时被拉低，避免误触发。

3. 多源时钟系统配置详解

时钟是系统运行的动力源。F2837xD提供了一套灵活但略显复杂的时钟树，以满足不同应用对性能、精度和成本的要求。

3.1 时钟源：四选二的抉择

芯片共有四个原始的时钟源：

1. 主内部振荡器（INTOSC2）：片内10MHz RC振荡器。复位后的默认系统时钟源。优点是无需外部元件，成本低。缺点是精度和温漂较差（典型值±1%），无法满足CAN和USB通信严格的时序要求。
2. 备份内部振荡器（INTOSC1）：另一个片内10MHz RC振荡器。主要用途是作为看门狗定时器和丢失时钟检测（MCD）电路的时钟源。当MCD使能且检测到主时钟丢失时，系统会自动切换到INTOSC1。它也可手动选作系统或辅助时钟源用于调试。
3. 外部振荡器（XTAL）：通过X1/X2引脚接入。支持三种模式：
   • 单端3.3V外部时钟源：接X1，X2悬空。
   • 外部晶体：接在X1和X2之间，需配负载电容到VSSOSC。
   • 外部谐振器：接在X1和X2之间。 这是获得高精度、稳定时钟的标准方法，也是使用CAN/USB功能的必要条件。
4. 辅助时钟输入（AUXCLKIN）：通过GPIO133引脚输入一个单端3.3V外部时钟。专用于为USB和CAN模块提供比特时钟参考。

3.2 时钟域与派生时钟

原始时钟源经过PLL倍频和分频器分频，产生出供给不同模块的时钟域。理解这些时钟域是正确配置外设时钟的关键。

3.3 时钟配置实战：从需求到寄��器

配置时钟的核心是回答几个问题：1) 需要的CPU频率是多少？ 2) 是否需要CAN或USB？ 3) 有哪些可用的外部时钟源？

3.3.1 系统时钟（PLLSYSCLK）配置步骤以下是配置系统PLL的标准流程，务必按顺序操作：

1. 选择参考源：通过CLKSRCCTL1.OSCCLKSRCSEL选择OSCCLK的来源（INTOSC2, XTAL, INTOSC1）。
2. 配置PLL（旁路阶段）： a.旁路PLL：清除SYSPLLCTL1.PLLCLKEN，让OSCCLK直接通过。 b.设置分频器为/1：清除SYSCLKDIVSEL.PLLSYSCLKDIV，为后续PLL锁定提供最快路径。 c.设置倍频器：同时写入整数倍频（SYSPLLMULT.IMULT）和小数倍频（SYSPLLMULT.FMULT）值。写入操作会自动使能PLL。务必计算VCO频率（OSCCLK * 总倍频数），确保其在数据手册规定范围内。 d.锁定PLL：等待PLL锁定。根据芯片勘误表，建议执行至少5次锁定检查（读取SYSPLLSTS.LOCKS位），更严格的场合可增加次数。 e.预置较高分频：将SYSCLKDIVSEL.PLLSYSCLKDIV设置为比目标值大1的数值（例如目标分频为2，则先设为3）。这可以限制切换到PLL时的电流冲击。 f.配置看门狗：设置看门狗在PLL切换失败时复位设备。切记：在PLL锁定完成前，不要清除SCSR.WDOVERRIDE位（看门狗使能位）。 g.设置调试标志：置位SYSDBGCTL.BIT_0。此位只有上电复位（POR）才能清除。如果后续因PLL切换问题导致看门狗复位，可以在复位处理函数中检查此位，以判断复位是否由PLL错误引起。
3. 切换到PLL：置位SYSPLLCTL1.PLLCLKEN，将系统时钟源从OSCCLK切换到PLL输出。
4. 清理与最终设置： a. 清除SYSDBGCTL.BIT_0标志位。 b. 将SYSCLKDIVSEL.PLLSYSCLKDIV设置为最终需要的分频值。 c. 根据应用需要，重新配置看门狗。

双核协同要点：时钟配置寄存器（CLK_CFG_REGS）是两个CPU共享的。TI通过一个时钟控制信号量寄存器（CLKSEM）来管理访问权限。在任何时刻，只有一个CPU能读写这些寄存器。你的双核软件架构中，必须明确约定由哪个CPU（通常是CPU1）负责初始化和修改时钟配置，另一个CPU在访问前需要先获取信号量。

3.3.2 USB辅助时钟（AUXPLLCLK）配置步骤目标是产生精确的60MHz时钟。流程与系统PLL类似，但更强调验证：

1. 通过CLKSRCCTL2.AUXOSCCLKSRCSEL选择AUXOSCCLK源（必须用外部高精度源）。
2. 等待至少2个AUXOSCCLK周期。
3. 配置辅助PLL： a. 设置AUXCLKDIVSEL.AUXPLLDIV分频器。 b. 配置CPU定时器2，使其时钟源为AUXPLL，并保持定时器冻结。 c. 清除AUXPLLCTL1.PLLEN以关闭PLL。 d. 同时写入AUXPLLMULT.IMULT和FMULT值（自动使能PLL）。 e. 轮询AUXPLLSTS.LOCKS位等待锁定（约16µs + 1024个AUXOSCCLK周期）。 f. 置位AUXPLLCTL1.PLLCLKEN，连接PLL输出到AUXPLLCLK。 g. 启动CPU定时器2，在一个大循环中轮询其溢出标志（TCR.TIF）。如果标志置位，说明AUXPLL启动成功且定时器工作正常；否则，需要从步骤c开始重试。

3.3.3 配置实例解析

• 例1：15MHz晶体生成100MHz CPU时钟和60MHz USB时钟

  • CLKSRCCTL1.OSCCLKSRCSEL = 1(选择XTAL)
  • SYSPLLMULT.IMULT = 26, .FMULT = 0.5(倍频26.5)
  • SYSCLKDIVSEL.PLLSYSCLKDIV = 4(四分频)
  • 计算：PLLRAWCLK = 15MHz * 26.5 = 397.5MHz，PLLSYSCLK = 397.5MHz / 4 = 99.375MHz(满足<100MHz)。
  • CLKSRCCTL2.AUXOSCCLKSRCSEL = 1(选择XTAL)
  • AUXPLLMULT.IMULT = 8, .FMULT = 0(倍频8)
  • AUXCLKDIVSEL.AUXPLLDIV = 2(二分频)
  • 计算：AUXPLLRAWCLK = 15MHz * 8 = 120MHz，AUXPLLCLK = 120MHz / 2 = 60MHz(精确)。

• 例2：仅用内部振荡器生成约200MHz CPU时钟

  • CLKSRCCTL1.OSCCLKSRCSEL = 0(选择INTOSC2， 10MHz)
  • SYSPLLMULT.IMULT = 38, .FMULT = 0.75(倍频38.75)
  • SYSCLKDIVSEL.PLLSYSCLKDIV = 2(二分频)
  • 计算：PLLSYSCLK = 10MHz * 38.75 / 2 = 193.75MHz。注意，由于INTOSC2有容差，实际频率可能在标称值±1%范围内波动。

3.4 丢失时钟检测：最后的“心跳”监护

丢失时钟检测（MCD）电路是功能安全的关键一环。它使用备份振荡器INTOSC1（10MHz）作为参考，来监控主时钟OSCCLK（INTOSC2或XTAL）是否丢失。

3.4.1 工作原理

1. 主时钟OSCCLK驱动一个7位计数器（MCDPCNT）。
2. 备份时钟INTOSC1驱动一个13位计数器（MCDSCNT）。
3. 每当MCDPCNT溢出时，就复位MCDSCNT。因此，只要OSCCLK存在且不比INTOSC1慢64倍以上，MCDSCNT永远不会溢出。
4. 如果OSCCLK停止或慢到一定程度，MCDSCNT就会溢出，触发时钟丢失事件。

3.4.2 触发后的连锁反应一旦检测到时钟丢失：

1. MCLKSTS标志位置位。
2. MCDSCNT计数器冻结，防止重复检测。
3. CLOCKFAIL信号变高，这会立即触发两个动作：
   • 产生TRIP事件关断所有ePWM输出。
   • 向CPU1和CPU2的NMI看门狗发送NMI中断。
4. 系统PLL被强制旁路，OSCCLK被自动切换到INTOSC1（经过PLLSYSCLK分频器后）。同时，PLL倍频器被清零。
5. 在MCLKSTS置位期间，OSCCLKSRCSEL选择无效，OSCCLK强制连接INTOSC1。

3.4.3 恢复流程要清除错误并恢复，需要：

1. 先将时钟源切换为INTOSC1（通过OSCCLKSRCSEL）。
2. 然后向MCLKCLR位写1。这将清除MCLKSTS标志，并复位两个MCD计数器，使电路重新开始监控。
3. 最后，重新锁定系统PLL（如果需要）。

重要时限：从OSCCLK完全失效，到CLOCKFAIL信号变高，最长时间为8192个INTOSC1周期，即约0.8192ms。这意味着系统有不到1毫秒的时间，在“心跳”停止后，依靠“备用心跳”（INTOSC1）启动保护机制（触发NMI、关断PWM）。你的NMI服务程序和PWM故障处理电路必须足够快。

4. 常见问题与调试技巧实录

在实际项目开发中，围绕时钟和中断的坑不少。下面是一些典型问题和我踩过的坑。

4.1 中断不响应或进入错误处理程序

• 症状：程序跑飞，最终进入0x3FFFBE默认错误地址或自定义的PIE错误处理函数。
• 排查步骤：
  1. 检查向量表初始化：确认在初始化外设前，是否正确配置了PIE控制寄存器并加载了向量表。特别是双核系统中，两个CPU的向量表（PIEVECTTABLE）要分别初始化。
  2. 验证向量表地址：检查PIEVERRADDR寄存器是否指向一个有效的错误处理函数。如果为默认值0x3FFFFF，出错后会跳转到不可预测的地址。
  3. 使用调试器查看内存：直接查看0xD00和0x1000D00开始的区域，对比主备向量表内容是否一致。不一致则说明初始化代码有bug或内存被意外修改。
  4. 检查中断使能链路：外设中断使能（PIE级）-> PIE组使能 -> CPU级中断使能（IER寄存器） -> 全局中断使能（INTM位）。缺一不可。用调试器逐级检查这些寄存器位。

4.2 双核系统中外设“不听话”或访问冲突

• 症状：CPU1配置了某个外设（如ADC），但无法启动或读取数据；或者一个CPU写寄存器时，另一个CPU读到的值不对。
• 根本原因：外设的时钟和复位信号来源于其所属的CPU子系统，由CPUSELx寄存器决定。
• 解决方案：
  1. 明确外设归属：在系统设计阶段就规划好每个外设由哪个CPU控制。在初始化代码中，最先配置CPUSELx寄存器，将外设“分配”给目标CPU。
  2. 严格遵守顺序：分配好归属（CPUSELx）后，再通过该CPU的PCLKCRx寄存器使能外设时钟。这个顺序不能错，���为时钟多路选择器非无毛刺。
  3. 同步访问：对于共享资源（如某些配置寄存器、IPC），使用IPC（处理器间通信）模块的信号量或消息寄存器进行互斥访问，避免竞态条件。

4.3 PLL无法锁定或系统频率不对

• 症状：系统启动后“死机”，或实际测量SYSCLK频率与计算值相差甚远。
• 排查步骤：
  1. 计算VCO频率：确保OSCCLK频率 * (IMULT + FMULT)在数据手册规定的VCO频率范围内（例如200MHz至500MHz）。超出范围会导致PLL无法锁定或工作不稳定。
  2. 检查参考时钟源：如果使用外部晶体，检查电路连接、负载电容值是否正确。可以用示波器测量X1引脚是否有起振波形（幅度较小，需用高阻探头）。
  3. 验证锁定状态：在代码中，在配置PLL后加入对SYSPLLSTS.LOCKS或AUXPLLSTS.LOCKS位的轮询等待，并设置超时机制。如果超时仍未锁定，应触发错误处理。
  4. 注意时钟信号量：在双核系统中，确保只有一个CPU在操作时钟配置寄存器，且操作前已通过CLKSEM信号量获得权限。
  5. 利用XCLKOUT调试：将GPIO73配置为XCLKOUT功能，选择一个已知的时钟源（如INTOSC2）输出，用示波器测量，可以直观验证时钟源是否工作以及分频设置是否正确。

4.4 系统运行中随机复位或进入NMI

• 症状：系统长时间运行后，偶尔发生复位或进入NMI中断。
• 可能原因及排查：
  1. NMI看门狗超时：检查NMI服务程序是否过于复杂导致执行时间过长，或者喂狗操作是否在某些分支路径中被遗漏。确保喂狗间隔小于NMIWD设定的超时周期。
  2. ECC/奇偶校验错误：在NMI或错误中断服务程序中，第一时间读取RAM_ECC_ERR_STATUS、FLASH_ECC_ERR_STATUS等寄存器，检查是否是内存多位错误触发的NMI。同时，定期在后台任务中检查单比特错误计数器，如果发现持续增长，可能是内存区域存在硬故障或强干扰。
  3. 电源噪声：时钟和PLL对电源质量非常敏感。用示波器检查MCU的电源引脚，看是否有较大的毛刺或纹波。这可能导致PLL失锁或内存读写错误。
  4. PCB布局问题：高频时钟线（如外部晶体走线）未按差分对处理，或靠近噪声源（如开关电源、电机驱动线），可能引入干扰，导致时钟不稳定。

4.5 低功耗模式下的时钟行为异常

• 症状：进入IDLE/STANDBY/HALT模式后，外设不工作，或唤醒后系统异常。
• 关键点回顾：
  • CPUx.CPUCLK在IDLE/STANDBY/HALT模式下被门控。
  • CPUx.SYSCLK在STANDBY/HALT模式下被门控。
  • PLLSYSCLK在HALT模式下被门控。
• 设计建议：
  • 如果需要在低功耗模式下维持某些外设（如GPIO中断、CAN唤醒）工作，必须确保这些外设的时钟域（如PLLSYSCLK用于GPIO输入滤波）在目标低功耗模式下未被关闭。
  • 唤醒后，需要重新初始化那些被门控的时钟域下的外设模块，因为其寄存器状态可能已丢失或无效。
  • 仔细阅读数据手册中关于各低功耗模式的详细描述，明确哪些时钟会停止，哪些外设可以继续工作。

调试这类问题，逻辑分析仪和带实时跟踪功能的调试器（如TI的C2000 XDS系列）是利器。它们可以捕获到中断触发的时间序列、外设寄存器的变化，甚至能帮你定位是哪条指令执行后系统跑飞的。对于时钟问题，一台好的示波器更是必不可少。