Tiva™ TM4C129LNCZAD PWM故障保护与中断控制全解析-育师

1. 项目概述与核心价值

在嵌入式开发，尤其是电机驱动、电源转换和伺服控制这类对实时性与可靠性要求极高的领域，PWM（脉宽调制）模块的稳定运行是系统安全的生命线。想象一下，一个驱动大功率电机的控制器，如果因为过流、过温或外部紧急停机信号未能及时响应，导致PWM输出持续异常，轻则设备损坏，重则可能引发安全事故。因此，现代微控制器（MCU）的PWM模块，其价值远不止于生成一个频率和占空比可调的方波，更在于它内置的、硬件级别的“安全卫士”——故障保护与中断控制系统。

我手头这块Tiva™ TM4C129LNCZAD，作为TI Cortex-M4F家族中的高性能成员，其PWM模块的设计就充分体现了这种工业级的可靠性思维。它不仅仅提供了多达8路独立的PWM输出，更重要的是，为每一路输出都配备了可灵活配置的故障保护通道和精细的中断管理机制。这意味著，当故障发生时，硬件可以在纳秒级的时间内自动接管PWM输出，将其钳位到预设的安全电平（全高或全低），完全无需CPU干预。同时，它还能通过中断及时通知CPU：“出问题了，快来处理！”。这种硬件加速的保护响应，是软件轮询检测无法比拟的。

然而，芯片手册中关于这些安全寄存器的描述往往是分散且高度技术化的。对于刚接触这块芯片的工程师，或者需要在现有项目中快速实现可靠故障保护的开发者来说，如何正确理解并配置PWMFAULT、PWMINTEN、PWMRIS、PWMISC、PWMSTATUS、PWMFAULTVAL、PWMENUPD以及各个PWM发生器的控制寄存器PWMnCTL，是一个既关键又容易踩坑的环节。配置不当，轻则保护功能失效，重则可能因误触发导致系统频繁进入保护状态，影响正常操作。

本文将结合我实际在无刷电机驱动项目中的使用经验，为你彻底拆解Tiva™ TM4C129LNCZAD PWM模块的故障与中断体系。我不会仅仅翻译数据手册，而是会聚焦于“为什么这么设计”以及“如何正确使用”，从系统架构的角度，带你理解从故障信号输入、到输出强制、再到中断响应的完整数据流和控制逻辑。无论你是正在评估该芯片用于新项目，还是在调试现有系统的保护功能，相信这篇深入寄存器细节的解析都能为你提供清晰的路线图和实用的避坑指南。

2. 核心架构与寄存器全景图

在深入每个寄存器之前，我们必须先建立起一个顶层的视图。Tiva™ TM4C129LNCZAD的PWM故障与中断系统并非孤立存在，它是一个与PWM发生器、输出控制、引脚复用紧密耦合的子系统。理解数据流向和控制层级，是避免配置混乱的关键。

整个PWM模块可以看作一个三层结构：

信号生成层：由4个PWM发生器（Generator 0-3）构成，每个发生器包含一个计数器、两个比较器（CMPA, CMPB）和动作发生器，负责产生最原始的pwmA‘和pwmB‘信号。这是PWM波形的“诞生地”。
输出控制与故障处理层：这是本文的核心。pwmA‘/pwmB‘信号会送到这一层。在这里，信号会经过输出使能控制（PWMENABLE）、故障响应控制（PWMFAULT）、输出极性控制（PWMINVERT）以及故障安全值设定（PWMFAULTVAL）。故障信号（来自外部引脚MnFAULTn或内部数字比较器）在此层被检测，并直接作用于输出逻辑，实现硬件级快速保护。
中断管理层：负责收集故障事件和PWM发生器事件，并通过PWMINTEN（中断使能）、PWMRIS（原始中断状态）、PWMISC（中断状态与清除）等寄存器，向NVIC（嵌套向量中断控制器）提交中断请求，通知CPU进行后续的软件处理（如记录日志、尝试恢复、系统停机等）。

特别需要厘清的一个关键概念是故障源。芯片手册中提到了两种：一是直接的外部故障输入引脚（MnFAULTn），二是ADC数字比较器输出。后者是一个高级功能，允许你将ADC采样的模拟量（如电流、电压）与预设的数字阈值进行比较，比较结果直接作为故障信号送入PWM模块，无需CPU参与，实现了模拟量监控的硬件闭环，响应速度极快。

另一个容易混淆的点是**“n”的指代**。在PWMINTEN等中断相关寄存器中，INTFAULT0和INTPWM0的“0”指的是PWM发生器0，而不是故障输入引脚0。PWM发生器0控制着MnPWM0和MnPWM1两个输出引脚。这一点务必牢记，否则在配置中断使能时会张冠李戴。

3. 故障输出控制寄存器（PWMFAULT）深度解析

PWMFAULT寄存器（偏移地址 0x010）是整个故障保护机制的“总开关”和“路由控制器”。它决定了当故障条件发生时，每一路PWM输出引脚（MnPWM0-MnPWM7）该如何应对。

3.1 位域功能详解

该寄存器宽度为32位，但仅低8位（Bit 0-7）是有效控制位，分别对应8路PWM输出。高24位为保留位，读取值不确定，写入时应遵循“读-修改-写”原则以保持其值，确保未来芯片版本的兼容性。

FAULT0 (Bit 0): 控制MnPWM0引脚（由PWM发生器0的pwmA‘信号驱动）的故障响应行为。
- 0：直通模式。发生故障时，pwmA‘信号不受影响，继续传递到MnPWM0引脚。此时，输出是否受调试事件影响，还需参考PWM发生器0的调试控制位。
- 1：强制模式。发生故障时，MnPWM0引脚的输出将被强制驱动为PWMFAULTVAL寄存器中PWM0位所定义的电平。
FAULT1 (Bit 1): 控制MnPWM1引脚（由PWM发生器0的pwmB‘信号驱动）。行为同FAULT0，但参考PWMFAULTVAL寄存器的PWM1位。
FAULT2 (Bit 2) 至 FAULT7 (Bit 7): 以此类推，分别控制MnPWM2至MnPWM7引脚，对应关系为：FAULT2->MnPWM2（发生器1的pwmA‘），FAULT3->MnPWM3（发生器1的pwmB‘），FAULT4->MnPWM4（发生器2的pwmA‘），FAULT5->MnPWM5（发生器2的pwmB‘），FAULT6->MnPWM6（发生器3的pwmA‘），FAULT7->MnPWM7（发生器3的pwmB‘）。

3.2 关键机制与配置要点

故障处理的优先级与位置：手册中明确提到“Fault condition control occurs before the output inverter”。这是一个至关重要的细节。这意味着故障控制逻辑作用于pwmA‘/pwmB‘信号之后，但在输出反相器之前。理解这一点，就能明白以下场景：
- 假设FAULT0=1（强制模式），PWMFAULTVAL寄存器中PWM0=0（故障时输出低电平），同时PWMINVERT寄存器中对应MnPWM0的反相控制位为1（输出取反）。
- 当故障发生时，故障控制逻辑会先将输出驱动为低电平（0）。然后这个低电平信号会经过输出反相器，因为反相使能，最终MnPWM0引脚上实际输出的将是高电平（1）。
- 实操心得：在设置故障安全电平时，一定要结合PWMINVERT寄存器的配置一起考虑。你脑子里设定的“安全状态”是引脚上的实际电平，而PWMFAULTVAL设置的是反相前的逻辑值。一个简单的核对方法是：期望的引脚安全电平 =PWMFAULTVAL位值 XORPWMINVERT位值。
“直通模式”下的调试事件影响：当某一路配置为直通模式（FAULTn=0）时，手册提到“the debug event handling on the corresponding PWM generator also determines if the pwmA‘ or pwmB‘ signal continues to be generated”。这是指，如果PWM发生器处于调试模式（例如，CPU被暂停），并且其控制寄存器（PWMnCTL）中的DEBUG位为0（默认），那么��数器会停止，pwmA‘/pwmB‘信号生成也会停止。此时，即使FAULTn=0（直通），因为源头信号没了，输出引脚也就没有波形了。这不算故障响应，而是调试行为。如果你希望在调试时PWM输出能保持某个状态，可能需要配置DEBUG=1或使用故障强制模式。
初始化配置流程建议：
- 步骤一：先确定每一路PWM输出在故障时应处的安全状态（高电平关断还是低电平关断？），并据此设置PWMFAULTVAL寄存器。
- 步骤二：确认PWMINVERT寄存器的配置，推算出PWMFAULTVAL应有的逻辑值。
- 步骤三：在PWMFAULT寄存器中，将需要硬件保护的关键通道（如驱动桥臂上半桥的PWM）设置为强制模式（1），将一些非关键或希望故障时保持运行的通道设置为直通模式（0）。
- 步骤四：务必在使能PWM输出（设置PWMENABLE）之前，完成上述故障寄存器的配置。避免在PWM已输出时修改安全值或模式，导致瞬间的误动作。

4. 中断使能与状态管理寄存器簇详解

故障发生了，硬件已经自动保护了输出，接下来就需要通知CPU。这就是中断系统的任务。Tiva™的PWM中断管理由一组寄存器协同完成，理解它们的关系是正确编写中断服务程序（ISR）的基础。

4.1 中断使能寄存器（PWMINTEN）

PWMINTEN寄存器（偏移地址 0x014）是中断的“门卫”，决定哪些事件能产生中断信号上报给NVIC。

低4位 (Bit 0-3): INTPWM0-INTPWM3：分别使能PWM发生器0-3的模块中断。注意，每个PWM发生器内部还有更精细的中断源（如计数器为零、比较器匹配等），由发生器自己的PWMnISC寄存器控制。INTPWMn位是一个“总开关”，只有当它为1，且发生器内部的某个中断源使能并触发时，中断才会向上传递。
高4位 (Bit 16-19): INTFAULT0-INTFAULT3：分别使能PWM发生器0-3的故障中断。同样，这里的0-3对应的是发生器编号。一个发生器管理两个PWM输出引脚，也对应一个故障中断源。故障源可以是其对应的外部故障引脚，也可以是内部数字比较器，具体由PWMnCTL和PWMnFLTSRC0/1寄存器配置。

重要提示：使能中断是一个两步过程。以故障中断为例，首先需要在PWMINTEN中使能INTFAULTn，其次还需要在对应的PWMnCTL寄存器中配置好故障源（FLTSRC位）以及可能的锁存（LATCH位）和最小故障周期（MINFLTPER位）等。两者缺一不可。

4.2 原始中断状态寄存器（PWMRIS）

PWMRIS寄存器（偏移地址 0x018）是一个“只读”的告示牌，它实时显示所有中断源的状态，无论该中断在PWMINTEN中是否被使能。你可以把它看作一个原始的、未经过滤的传感器状态集。

低4位 (Bit 0-3): INTPWM0-INTPWM3：当对应的PWM发生器内部有任何中断条件成立时，该位被硬件置1。
高4位 (Bit 16-19): INTFAULT0-INTFAULT3：当对应的PWM发生器的故障输入信号有效（被断言）时，该位被硬件置1。

PWMRIS的价值在于诊断。例如，你的系统没有进入中断，但你想知道故障信号是否真的来了，就可以读取这个寄存器。如果INTFAULTn位为1，说明故障信号在硬件层面已经生效，问题可能出在中断使能（PWMINTEN）或NVIC配置上。

4.3 中断状态与清除寄存器（PWMISC）

PWMISC寄存器（偏移地址 0x01C）是软件与中断系统交互的主要接口。它有两个功能：1) 显示已使能且已发生的中断状态；2) 清除某些类型的中断标志。

位域结构：其位域布局与PWMRIS和PWMINTEN类似，但类型和含义不同。
- 低4位 (Bit 0-3): INTPWM0-INTPWM3 (RO)：只读。它显示的是“已使能的PWM发生器中断是否处于活跃状态”。即，只有当PWMINTEN中的INTPWMn=1且发生器内部确实有中断触发时，这里才为1。此位不能通过写本寄存器清除。要清除PWM发生器的中断，必须去操作对应的PWMnISC寄存器。
- 高4位 (Bit 16-19): INTFAULT0-INTFAULT3 (RW1C)：读写，写1清除。它显示的是“已使能的故障中断是否处于活跃或锁存状态”。写1到该位可以清除它，同时也会清除PWMRIS寄存器中对应的INTFAULTn位。这是清除故障中断标志的正规方法。

4.4 中断处理流程与编程模型

结合这三个寄存器，一个标准的PWM故障中断处理流程如下：

初始化：

// 1. 配置PWM发生器（频率、占空比等） PWMGenConfigure(PWM0_BASE, PWM_GEN_0, PWM_GEN_MODE_DOWN | PWM_GEN_MODE_NO_SYNC); PWMGenPeriodSet(PWM0_BASE, PWM_GEN_0, period); PWMPulseWidthSet(PWM0_BASE, PWM_OUT_0, width); // 2. 配置故障保护（假设使用外部故障引脚0，对应发生器0） HWREG(PWM0_BASE + PWM_O_FAULTVAL) = 0x00; // 故障时所有输出强制为低电平逻辑 HWREG(PWM0_BASE + PWM_O_FAULT) = (1 << 0); // 使能MnPWM0的故障强制模式 // 3. 配置PWM0控制寄存器，选择故障源为外部引脚，并使能锁存 // 假设使用PWM0CTL（偏移0x040），FLTSRC=0（外部引脚），LATCH=1（锁存） uint32_t temp = HWREG(PWM0_BASE + PWM_O_0_CTL); temp &= ~PWM_0_CTL_FLTSRC; // 清除FLTSRC位，选择外部故障引脚 temp |= PWM_0_CTL_LATCH; // 设置LATCH位，锁存故障 HWREG(PWM0_BASE + PWM_O_0_CTL) = temp; // 4. 使能中断 HWREG(PWM0_BASE + PWM_O_INTEN) |= PWM_INTEN_INTFAULT0; // 使能PWM发生器0的故障中断 // 5. 在NVIC中使能PWM中断（假设为PWM0中断） IntEnable(INT_PWM0_0);

中断服务程序（ISR）：

void PWM0_0_Handler(void) { // 1. 读取PWMISC寄存器，判断中断源 uint32_t intStatus = HWREG(PWM0_BASE + PWM_O_ISC); // 2. 处理故障中断 if (intStatus & PWM_ISC_INTFAULT0) { // 故障处理代码：记录故障、关闭主电路、点亮告警灯等 SystemFaultHandler(); // 3. 清除中断标志！！！（关键步骤） // 写1清除PWMISC中的INTFAULT0位，同时会清除PWMRIS中的对应位 HWREG(PWM0_BASE + PWM_O_ISC) = PWM_ISC_INTFAULT0; // 4. 如果是锁存模式，清除标志后故障条件可能依然存在（比如故障引脚仍为低）， // 需要先排除故障源（如复位外部故障信号），再重新使能PWM。 // 也可以选择在ISR中不恢复，等待用户干预。 // 本例中，我们选择等待故障引脚恢复后再手动恢复PWM。 } // 如果需要处理PWM发生器内部中断（如周期中断），也在这里判断和清除 // 但清除标志要去操作PWM0_ISC寄存器（偏移不同） if (intStatus & PWM_ISC_INTPWM0) { // ... 处理代码 ... // 清除PWM0发生器的中断标志 HWREG(PWM0_BASE + PWM_O_0_ISC) = ...; // 清除具体的中断源 } }

避坑指南：最常见的错误就是忘记清除中断标志，或者清除错了寄存器。对于故障中断，一定要写PWMISC；对于PWM发生器中断，一定要写对应的PWMnISC。不清除标志会导致中断持续触发，CPU陷��死循环。可以使用调试器在ISR入口处查看PWMRIS和PWMISC的值，帮助确定中断来源。

5. 故障状态与高级控制寄存器解析

除了核心的控制和状态寄存器，还有几个寄存器对于构建稳健的故障保护系统至关重要。

5.1 故障状态寄存器（PWMSTATUS）

PWMSTATUS寄存器（偏移地址 0x020）提供了故障输入信号的实时、非锁存状态。它仅低4位有效（Bit 0-3: FAULT0-FAULT3），分别对应四个PWM发生器的故障输入状态。

与PWMRIS的区别：PWMRIS中的INTFAULTn是锁存后的中断状态（如果配置了锁存），而PWMSTATUS中的FAULTn是当前故障引脚或信号的真实电平。例如，一个短暂的故障脉冲，如果配置为锁存，PWMRIS会保持为1直到被清除，而PWMSTATUS会在脉冲结束后变回0。
应用场景：在调试时，你可以轮询此寄存器来监控故障输入是否活跃。在非锁存模式下，你也可以在ISR中读取此寄存器，判断故障是否已经消失，从而决定是否自动恢复系统。

5.2 故障条件值寄存器（PWMFAULTVAL）

如前所述，PWMFAULTVAL寄存器（偏移地址 0x024）定义了当PWMFAULT寄存器中对应位设置为“强制模式”时，输出引脚将被驱动的逻辑电平。低8位（Bit 0-7: PWM0-PWM7）分别对应8路输出。

配置陷阱：再次强调，这个值是反相前的逻辑值。假设你的电机驱动电路是“高电平有效”（即PWM高电平时打开MOSFET），那么为了在故障时关断电机，你希望引脚输出低电平。如果此时PWMINVERT位为0（不反相），则PWMFAULTVAL对应位应设为0。如果PWMINVERT位为1（输出反相），为了得到引脚上的低电平，你需要将PWMFAULTVAL对应位设为1（因为1经过反相器变成0）。

5.3 使能更新模式寄存器（PWMENUPD）

PWMENUPD寄存器（偏移地址 0x028）控制着PWMENABLE寄存器（控制PWM输出到引脚的总使能）的更新时机。这是一个体现高级同步特性的寄存器。

每个PWM输出通道（0-7）对应一个2位的字段（ENUPD0-ENUPD7），可配置为三种模式：

0x0: Immediate（立即）：写入PWMENABLE后立即生效。可能造成PWM输出在任意时刻被使能或禁用，导致输出波形出现毛刺或非完整的脉冲。
0x2: Locally Synchronized（本地同步）：写入PWMENABLE后，更改将在对应PWM发生器计数器下一次归零时生效。这确保了使能/禁用的操作发生在PWM周期的边界，避免了脉冲切割。
0x3: Globally Synchronized（全局同步）：写入PWMENABLE后，更改将在所有PWM发生器计数器下一次归零，且发生了全局同步更新事件后生效。这用于需要多个PWM输出严格同步使能或禁用的场景。

实操建议：在电机控制等对波形完整性要求高的应用中，强烈建议将PWMENUPD设置为本地同步（0x2）模式。这可以避免在PWM周期中间突然关闭输出，导致功率器件承受不完整的脉冲应力，尤其是在使用死区控制时。

6. PWM发生器控制寄存器（PWMnCTL）中的故障相关配置

每个PWM发生器都有自己的控制寄存器（PWM0CTL-PWM3CTL），其中包含几个与故障处理密切相关的关键位。

6.1 故障源选择（FLTSRC, Bit 16）

此位决定该PWM发生器的故障信号来源。

0：故障条件由MnFAULTn 输入引脚决定。这是最常用的方式，连接外部比较器、过流检测芯片或急停按钮。
1：故障条件由PWMnFLTSRC0 和 PWMnFLTSRC1 寄存器配置。这允许你将内部ADC数字比较器的输出作为故障源，实现纯硬件的模拟量保护，速度最快。

6.2 故障锁存（LATCH, Bit 18）

此位控制故障条件是否被锁存。

0：不锁存。故障输出状态随故障输入信号实时变化。故障信号消失，PWM输出立即恢复正常（如果PWMFAULT配置为强制模式，则恢复为正常PWM波形）。
1：锁存。一旦故障输入有效，即使之后故障输入消失，故障状态也会被保持（锁存），直到软件通过写PWMISC寄存器的INTFAULTn位来清除该中断标志。

选择策略：

锁存模式（LATCH=1）：适用于需要确保持续保护和明确故障记录的场景。例如，过流故障发生后，即使电流瞬间恢复正常，系统也应保持关断，等待软件干预（如诊断、复位）。你必须手动清除中断标志才能退出故障状态。
非锁存模式（LATCH=0）：适用于瞬态干扰过滤或自动恢复场景。例如，一个短暂的电压毛刺触发保护，毛刺过后系统应能自动恢复正常运行。配合MINFLTPER使用效果更佳。

6.3 最小故障周期（MINFLTPER, Bit 17）

这是一个非常实用的硬件去抖/展宽功能。当此位置1时，PWM模块内部会启动一个单次计数器，从故障信号的上升沿开始计数。

作用：延长检测到的故障条件，确保其持续时间至少为(MFP值 + 1或2) * PWM时钟周期。具体时长由PWMnMINFLTPER寄存器的MFP字段设定。
价值：可以滤除故障输入引脚上可能出现的短时噪声毛刺，避免误触发。例如，将最小故障周期设置为几个微秒，可以忽略掉纳秒或亚微秒级的干扰。
重要限制：手册明确指出，当使用ADC数字比较器作为故障源时，LATCH和MINFLTPER位都应设置为1，以确保触发断言被可靠捕获。因为数字比较器的输出可能是很窄的脉冲。

6.4 更新模式控制位（CMPAUPD, CMPBUPD, LOADUPD等）

PWMnCTL寄存器中还有一系列控制比较器A/B、装载值等参数更新模式的位。虽然它们不直接控制故障，但与故障安全密切相关。在故障发生后恢复系统时，你可能会需要修改PWM参数（如降低占空比）。如果使用“立即更新”模式，可能会在周期中间产生畸变波形。对于关键的动力控制，建议将这些更新模式也设置为本地同步（对于CMPAUPD等）或全局同步，确保参数在周期边界平滑切换，保证系统稳定性。

7. 完整故障保护系统配置示例与调试技巧

让我们以一个具体的电机控制场景为例，配置PWM发生器0（控制两个半桥）的故障保护。

目标：使用外部故障引脚0（连接过流检测电路），高电平有效（即高电平表示故障）。故障发生时，两个PWM输出（MnPWM0, MnPWM1）应立即被拉至低电平（假设低电平关断MOSFET）。故障需要被锁存，并产生中断。同时，希望滤除短于1us的干扰脉冲。PWM时钟为80MHz。

步骤与代码：

计算最小故障周期计数值：PWM时钟周期 = 1/80MHz = 12.5ns。要滤除1us的干扰，需要故障持续至少1us。计数值 MFP ≥ (1us / 12.5ns) - 1 ≈ 79。我们取 MFP = 80。

#define PWM_CLK_FREQ 80000000 // 80 MHz #define MIN_FAULT_PERIOD_US 1.0 // 1微秒 #define MIN_FAULT_TICKS ((uint32_t)((MIN_FAULT_PERIOD_US * 1e-6) / (1.0 / PWM_CLK_FREQ)) - 1) // MIN_FAULT_TICKS 计算结果为79，我们设置为80 uint32_t minFltVal = 80; HWREG(PWM0_BASE + PWM_O_0_MINFLTPER) = minFltVal;

配置PWM发生器0控制寄存器（PWM0CTL）：

uint32_t ctlValue = 0; ctlValue |= (0 << 16); // FLTSRC = 0， 选择外部故障引脚0 ctlValue |= (1 << 17); // MINFLTPER = 1， 使能最小故障周期 ctlValue |= (1 << 18); // LATCH = 1， 故障锁存 // 配置更新模式为本地同步，确保安全 ctlValue |= (0 << 3); // LOADUPD = 0 (本地同步) ctlValue |= (0 << 4); // CMPAUPD = 0 (本地同步) ctlValue |= (0 << 5); // CMPBUPD = 0 (本地同步) // ... 配置其他GENAUPD等位 ctlValue |= (0 << 2); // DEBUG = 0， 调试时计数器停止 ctlValue |= (0 << 1); // MODE = 0， 向下计数模式 ctlValue |= (1 << 0); // ENABLE = 1， 使能PWM发生器（最后才真正使能） HWREG(PWM0_BASE + PWM_O_0_CTL) = ctlValue;

配置故障输出值与控制：

// 假设PWMINVERT默认都为0（不反相）。我们希望故障时输出低电平。 HWREG(PWM0_BASE + PWM_O_FAULTVAL) = 0x00; // PWM0和PWM1（Bit0,1）都设为0 // 配置MnPWM0和MnPWM1为故障强制模式 uint32_t faultCtrl = HWREG(PWM0_BASE + PWM_O_FAULT); faultCtrl |= (1 << 0); // FAULT0 = 1, MnPWM0强制模式 faultCtrl |= (1 << 1); // FAULT1 = 1, MnPWM1强制模式 HWREG(PWM0_BASE + PWM_O_FAULT) = faultCtrl;

配置输出使能更新模式：

// 设置MnPWM0和MnPWM1的使能更新模式为本地同步 uint32_t enupdValue = HWREG(PWM0_BASE + PWM_O_ENUPD); enupdValue &= ~(0x3 << 0); // 清零ENUPD0[1:0] enupdValue |= (0x2 << 0); // ENUPD0 = 0x2 (本地同步) enupdValue &= ~(0x3 << 2); // 清零ENUPD1[1:0] enupdValue |= (0x2 << 2); // ENUPD1 = 0x2 (本地同步) HWREG(PWM0_BASE + PWM_O_ENUPD) = enupdValue;

最后使能PWM输出到引脚：

PWMOutputState(PWM0_BASE, PWM_OUT_0_BIT | PWM_OUT_1_BIT, true); // 或者直接操作寄存器 // HWREG(PWM0_BASE + PWM_O_ENABLE) |= (PWM_ENABLE_PWM0EN | PWM_ENABLE_PWM1EN);

配置与使能中断（代码见第4.4节）。

调试技巧实录：

故障不触发：
- 查硬件：用示波器或逻辑分析仪确认故障输入引脚的电平是否真的到达MCU，极性是否正确。
- 查软件：单步调试，检查PWMnCTL中的FLTSRC是否选对源；PWMINTEN中的INTFAULTn是否使能；NVIC中断是否使能。
- 查状态：在故障信号施加期间，读取PWMSTATUS寄存器，看对应的FAULTn位是否为1。如果不是，说明故障信号未被PWM模块识别，检查引脚复用配置（是否正确配置为PWM故障功能）。
故障触发后输出状态不对：
- 检查PWMFAULTVAL寄存器的值。
- 重点检查PWMINVERT寄存器！这是最容易忽略的一点。计算期望的引脚电平：引脚电平 = PWMFAULTVAL 位值 XOR PWMINVERT 位值。
- 用万用表或示波器测量引脚实际电压。
中断进入一次后不断重复进入（中断风暴）：
- 几乎可以断定是中断标志未清除。在ISR中检查是否清除了PWMISC寄存器中对应的INTFAULTn位（写1清除）。
- 如果是锁存模式（LATCH=1），清除中断标志后，如果故障源依然存在（如故障引脚仍是有效电平），PWMRIS中的状态会再次被置位，但不会立即产生新中断（因为PWMISC中的状态位已被你清除）。只有当中断标志被清除且故障信号再次出现（从无效到有效）的边沿，才会触发新的中断。如果清除标志后中断仍持续发生，检查硬件故障源是否已消失。
使用ADC数字比较器作为故障源：
- 务必按手册要求，设置LATCH=1和MINFLTPER=1。
- 仔细配置PWMnFLTSRC0和PWMnFLTSRC1寄存器，将正确的ADC数字比较器输出映射到PWM故障输入。
- 这种方式的响应速度极快，但调试时无法直接从引脚测量，需要依靠读取PWMSTATUS和ADC状态寄存器来验证。