TPS659037热复位机制解析：AM57x系统电源时序与可靠性设计-育师

1. 项目概述：深入理解TPS659037的热复位序列

在嵌入式系统，尤其是基于TI Sitara AM57x系列处理器（如AM574x, AM572x, AM571x）的高性能应用中，电源管理绝非简单的“上电”和“掉电”。它是一套精密的交响乐，每个电源轨的开启顺序、电压爬升斜率、以及不同工作模式（如冷启动、热复位、睡眠唤醒）下的电源行为，都直接决定了系统的稳定性、可靠性和启动时间。其中，热复位（Warm Reset）作为一种在不完全切断主电源的情况下对系统逻辑进行重置的机制，对于实现快速系统恢复、在线调试和故障恢复至关重要。

TPS659037作为专为AM57x系列设计的PMIC，其热复位序列的设计尤为精妙。它并非简单地重启所有电源，而是根据系统当前状态和配置，执行一套智能化的、部分电源轨的重初始化流程。理解这个序列，意味着你能在系统异常时，精准地预测和控制电源行为，避免因时序冲突导致的闩锁、数据丢失甚至硬件损坏。对于从事工控、汽车电子、高端消费电子开发的工程师而言，掌握TPS659037的热复位机制，是从“能用”到“可靠、好用”的关键一步。

本文将基于TI官方文档《TPS659037 User‘s Guide to Power AM574x, AM572x, and AM571x》中的核心信息，结合实际的工程经验，深入拆解热复位序列的每一个细节。我们会从基本原理出发，解析序列图中每个时间槽（Slot）和电压值的含义，探讨BOOT0/BOOT1引脚配置带来的深远影响，并对比TPS6590378与TPS6590379两个版本在热复位行为上的异同。最后，我会分享在真实项目中调试热复位功能时遇到的“坑”以及排查思路，希望能为你设计稳健的电源系统提供切实可行的参考。

2. 热复位核心机制与原理解析

在深入时序图之前，我们必须先建立对TPS659037热复位机制的正确认知。热复位不是一个独立的、孤立的操作，而是PMIC状态机在特定触发条件下的一个状态迁移过程。

2.1 热复位的触发与本质

热复位由处理器的NRESWARM引脚信号触发。当PMIC检测到该引脚的有效电平（通常是低电平有效，具体需查处理器数据手册）时，即启动热复位流程。

官方文档中的一句话是理解其本质的关键：“During a warm reset, the OFF2ACT sequence is executed regardless of the actual state (ACTIVE, SLEEP) and the device returns to or remains in the ACTIVE state.”

这句话包含了三层重要信息：

执行OFF2ACT序列：无论触发热复位前，PMIC自身处于ACTIVE（全功能运行）还是SLEEP（低功耗睡眠）状态，热复位过程都会强制执行一次完整的OFF2ACT（关机到激活）上电序列。你可以把它理解为PMIC内部进行了一次“逻辑重启”，按照预设的顺序重新初始化电源轨。
目标状态为ACTIVE：热复位执行完毕后，PMIC确保自身进入或保持在ACTIVE状态。这意味着系统在复位后拥有完整、稳定的电源供给，处理器可以开始执行启动代码。
“Regardless of the actual state”：这是热复位与冷启动（Cold Start）的根本区别。冷启动通常意味着系统完全断电后再上电，PMIC从BACKUP状态开始。而热复位发生在系统主电源（VSYS）依然稳定的情况下，PMIC可能已经在为部分负载供电。

2.2 电源资源在热复位中的行为分类

热复位序列并非对所有电源资源“一刀切”。根据文档说明，其影响范围是选择性的：

参与序列的资源：在OFF2ACT序列中定义的电源轨（SMPSx, LDOx）和使能信号（如RESET_OUT,GPIO_2）。这些资源的行为由两个因素决定：
- WR_S位：位于每个SMPSx_CTRL和LDOx_CTRL寄存器中。这是动态控制的关键。
  - 若WR_S = 1：在热复位期间，该路电源的输出电压保持为热复位发生前的值。这对于需要维持内存供电（如DDR）或某些模拟电路偏置的场景至关重要，可以防止数据丢失。
  - 若WR_S = 0：在热复位期间，该路电源的输出电压从OTP（一次性可编程存储器）中重新加载默认值。这确保了电源轨能恢复到已知的、确定的初始状态。
- 序列控制：即使WR_S位决定保持电压，该路电源在序列中的开启/关闭时序仍然遵循OFF2ACT序列的规定。也就是说，它会在序列指定的时间点被重新“使能”（如果之前是关闭的）或保持开启，但其输出电压值可能不变。
不参与序列的资源：未在OFF2ACT序列中列出的PMIC资源。文档明确指出：“Resources that are not part of the OFF2ACT sequence are not impacted by a warm reset and maintain the previous state.” 这意味着这些电源或信号在热复位过程中完全不受影响，保持原状。这为设计带来了灵活性，例如，可以用一个独立的、不参与序列的LDO为某些始终需要供电的电路（如实时时钟、关键传感器）供电。

2.3 BOOT1配置与RESET_OUT的关键联动

这是热复位设计中最容易出错的地方之一。BOOT1引脚的状态直接决定了PMIC在热复位期间如何控制输出给处理器的复位信号RESET_OUT。

当BOOT1 = 1：
- 行为：在热复位序列执行期间，PMIC会将RESET_OUT引脚断言为低电平（即输出有效的复位信号）。
- 设计约束：必须使用POWERHOLD（即配置为POWERHOLD功能的GPIO_7）引脚来使能和保持PMIC的工作。如果系统设计使用PWRON引脚上电并通过设置DEV_ON寄存器位来保持，则不能使用BOOT1 = 1的配置。
- 致命陷阱：文档中有一个极其重要的警告：“If POWERHOLD is set to GND while BOOT1 = 1, the PMIC will shut off during the warm reset sequence.” 这意味着，如果在热复位过程中，POWERHOLD引脚被意外拉低（例如，处理器在复位时GPIO输出不确定态，且外部上拉电阻不够强），会导致整个PMIC在复位中途关闭，造成系统彻底宕机，无法恢复。这是一个硬件与软件协同设计时必须规避的雷区。
当BOOT1 = 0：
- 行为：在热复位序列期间，RESET_OUT引脚不会被主动拉低。处理器复位需要由其他方式保证（例如，处理器内部看门狗、外部专用复位芯片等）。
- 设计约束：PMIC可以由PWRON引脚触发上电，并通过软件设置DEV_ON位来维持。这种方式下，POWERHOLD引脚通常需要被处理器的某个GPIO（如GPIO_5）控制，并在PMIC启动后被拉高，以满足上述警告中的条件。

选择BOOT1=1还是BOOT1=0，是一个系统级的决策。BOOT1=1提供了由PMIC统一管理复位信号的简洁性，但增加了对POWERHOLD信号稳定性的依赖。BOOT1=0则把复位管理的责任部分移交给了系统其他部分，布线可能稍复杂，但避免了PMIC意外关断的风险。

3. TPS6590378 与 TPS6590379 热复位序列详析

TI提供了两个版本的TPS659037：TPS6590378ZWSR(SW_REVISION 0x96) 和TPS6590379ZWSR(SW_REVISION 0x97)。它们核心功能相同，但电源轨的分配和默认配置有差异，以适应不同的处理器供电方案（如是否将DSPEVE/GPU/IVAHD域合并供电）。这直接反映在它们的热复位序列图上。

3.1 序列图解读方法论

官方文档中的序列图（Figure 12 & 13）是理解热复位时序的蓝图。看图时需把握几个要点：

时间轴：图左侧的NRESWARM信号下降沿是序列的起点。右侧一系列电源轨的波形代表其使能（电压建立）的过程。
时序槽（Slot）：图中用等距的垂直线划分出多个时序槽，每个槽的间隔是550 µs。这是PMIC内部状态机切换、配置下一个电源轨的固定时间间隔。所有电源轨的开启都严格对齐这些时间槽的边界。例如，SMPS8在第一个550µs槽内开启，LDO9在第二个550µs槽内开启，以此类推。
电压标注：每个电源轨波形旁标注的电压值（如1.8V， 1.15V (DVS)）是其目标输出电压。其中(DVS)表示该路电源支持动态电压调节，可在运行时通过I2C调整电压。
条件输出：RESET_OUT和某些电源电压（如SMPS3）旁有If BOOT1=1/0或If BOOT0=0/1的条件标注，这表示其行为或输出值取决于相应引脚的状态。
“If any resource is on...”：图注说明，如果某个电源轨在NRESWARM断言时已经处于开启状态，那么它在整个热复位序列中将保持开启。序列只控制那些原本关闭的电源轨的开启时序。这是理解热复位“部分重置”特性的关键。

3.2 TPS6590378ZWSR (0x96) 热复位序列拆解

以Figure 12为例，我们按时间槽逐步分析：

t0 (NRESWARM触发)：热复位开始。
Slot 1 (0-550 µs)：SMPS8使能，输出1.8V。这路电源通常给处理器的I/O域（VDD_1V8）或PMIC自身的VIO供电。
Slot 2 (550-1100 µs)：LDO9使能，输出1.05V。常用于处理器核心的RTC域（VDD_RTC），为实时时钟和唤醒逻辑供电。
Slot 3 (1100-1650 µs)：LDOLN使能，输出1.8V。用于低噪声模拟电路，如PLL（锁相环）的供电（VDDA_1V8）。
Slot 4 (1650-2200 µs)：SMPS3使能。其输出电压由BOOT0引脚决定：BOOT0=0时输出1.35V（用于DDR3L），BOOT0=1时输出1.5V（用于DDR3）。这是DDR内存的供电主轨。
Slot 5 (2200-2750 µs)：SMPS6使能，输出1.15V (DVS)。通常用于处理器的CORE域（VDD_CORE）。
Slot 6 (2750-3300 µs)：SMPS12使能，输出1.15V (DVS)。通常用于处理器的MPU域（VDD_MPU）。
Slot 7 (3300-3850 µs)：SMPS45使能，输出1.06V (DVS)。在0378配置中，这路电源合并给DSPEVE, GPU, IVAHD等多个核心域供电。
Slot 8 (3850-4400 µs)：LDO3使能，输出1.8V。用于部分PHY（物理层接口）的模拟供电，如USB、SATA。
Slot 9 (4400-4950 µs)：LDO2使能，输出3.3V。用于部分I/O域或外设供电。
Slot 10 (4950-5500 µs)：REGEN1使能。这不是一个电压输出，而是一个使能信号，用于控制外部负载开关，从而为系统提供3.3V的主电源（VCC1）。
Slot 11 (5500-6050 µs)：LDOUSB使能，输出3.3V。专用于USB接口的供电。
Slot 12 (6050-6600 µs)：LDO1使能，输出3.3V。用于通用3.3V供电。
Slot 13 (6600-7150 µs)：RESET_OUT信号行为发生。仅当BOOT1=1时，RESET_OUT会在此刻被释放（从低电平变为高电平）。如果BOOT1=0，则此信号在整个序列中无动作。注意，图中标注的是其解除断言的时刻。
Slot 14 (7150-7700 µs)：LDO4使能，输出1.8V。用于另一部分PHY的模拟供电，如HDMI, PCIe。
贯穿始终：GPIO_2在序列开始时即被配置为REGEN2功能并输出高电平（如果OTP如此配置），用于使能另一个外部电源或负载开关。VSYS（系统输入电压）和VCC1（由REGEN1开启的3.3V）作为输入电压，在整个过程中应保持稳定。

整个序列耗时约7.7ms(14个slot * 550µs)。在此期间，处理器被RESET_OUT（若BOOT1=1）有效复位，直到所有关键电源轨稳定建立后才被释放，确保了处理器从一个已知的、电源稳定的状态开始执行代码。

3.3 TPS6590379ZWSR (0x97) 热复位序列差异点

TPS6590379的序列（Figure 13）与0378的主要区别在于电源轨的分配和顺序，这源于其电源架构的不同（例如，使用独立的SMPS7和SMPS9，且LDO2输出1.8V而非3.3V）。

核心差异：
- LDO2：在Slot 1就开启，输出1.8V，为PMIC的VIO供电（如果VIO需要1.8V）。
- SMPS7和SMPS9：被纳入序列。SMPS7（Slot 4）输出1.15V，SMPS9（Slot 11）输出3.3V，后者可作为系统的3.3V主电源，替代或辅助REGEN1控制的外部电源。
- REGEN1：位置后移（Slot 13）。
- SMPS8：输出变为1.06V (DVS)，且开启顺序靠后（Slot 7）。
设计影响：选择0378还是0379，取决于你的处理器电源域划分方案和电流需求。0379提供了更独立的电源轨，可能带来更好的电源噪声隔离和更灵活的功耗管理，但可能需要更多的外部电感。其热复位序列的差异直接反映了这种电源拓扑的变化，设计PCB布局和去耦电容时需对应调整。

3.4 BOOT0引脚对SMPS3电压的选择

SMPS3是DDR内存的供电轨，其电压选择（1.35V for DDR3L, 1.5V for DDR3）通过BOOT0引脚在上电/复位时采样决定。这是一个硬件配置，通常在PCB上通过电阻拉高或拉低来设定。热复位序列会重新执行这一配置的加载过程。这意味着，如果你的系统支持两种内存类型并通过BOOT0动态选择（虽然不常见），热复位也能正确适配。在大多数固定设计中，BOOT0是静态配置的。

4. 热复位相关的关键寄存器与OTP配置

热复位行为不仅由硬件引脚决定，更深度依赖于PMIC内部的寄存器配置，其中许多配置在出厂时已固化在OTP中。

4.1 控制电源轨行为的WR_S位

如前所述，SMPSx_CTRL和LDOx_CTRL寄存器中的WR_S(Warm Reset Save) 位是控制热复位期间电压是否保持的关键。这是一个运行时可通过I2C修改的位。典型的配置策略如下：

设置为0（从OTP重载）：适用于需要恢复到确定初始状态的电源轨，例如处理器核心电压（SMPS6,SMPS12,SMPS45），以确保每次复位后处理器运行在标称频率和电压下。
设置为1（保持之前值）：强烈建议用于DDR电源轨（SMPS3）。在热复位期间保持DDR供电电压稳定，可以防止DDR内存中的数据丢失，这对于实现“快速重启”或“上下文保存”功能至关重要。同样，为某些始终保持供电的模拟电路（如某些PHY的LDO）也可能设置此位。

实操心得：在系统初始化代码中，在PMIC配置阶段，应尽早通过I2C检查并正确设置关键电源轨的WR_S位。一个常见的错误是依赖OTP默认值，而不同版本的OTP默认值可能不同。最好在代码中显式配置，确保行为一致。

4.2 影响热复位流程的其他OTP设置

SWOFF_HWRST寄存器：此寄存器定义哪些事件会触发硬件复位（HWRST）。虽然热复位由NRESWARM引脚直接触发，不直接受此寄存器控制，但理解复位类型很重要。HWRST会触发完整的OFF2ACT序列（类似于热复位），而SWORST（软件关断复位）则不会。确保你的设计中对其他复位源（如看门狗、复位按键）的期望行为与此寄存器配置一致。
Shutdown_ColdReset寄存器：此寄存器定义某些OFF请求是导致完全关机（Shutdown）还是冷复位（Cold Reset）。冷复位会先执行ACT2OFF序列关机，然后如果满足条件会立即再次执行OFF2ACT序列上电。这与热复位有相似之处，但触发源和流程的起点不同。不要混淆。
GPIO配置：GPIO_7被配置为POWERHOLD功能还是普通GPIO，直接关系到BOOT1=1时的系统稳定性。GPIO_2被配置为REGEN2，用于在序列早期使能外部电源。这些都在PRIMARY_SECONDARY_PADx等GPIO配置寄存器中��义于OTP。

4.3 OTP版本差异与兼容性

文档的Table 2详细列出了新旧OTP版本的差异。例如，从旧版本升级到TPS6590378/9，SMPS6和SMPS12的默认电压从1.06V/1.10V提高到了1.15V，以满足新一代处理器更高的性能需求。在进行硬件替换或软件移植时，必须核对PMIC的SW_REVISION寄存器（0x58地址，读回值如0x96），并确认你的电源设计（特别是电感、电容的选型）和软件电压配置与新版本的默认值兼容。直接替换PMIC芯片而不检查版本，可能导致处理器供电不足或不稳定。

5. 热复位电路设计与调试实战经验

理解了原理和序列，最终要落实到硬件设计和调试上。这里分享几个从实际项目中总结的经验和教训。

5.1 硬件设计要点与“坑”

NRESWARM信号质量：该信号来自处理器，必须保证干净、无毛刺。建议在PMIC端靠近引脚处放置一个小的RC滤波（如1kΩ + 100pF），以滤除可能的高频噪声，防止误触发。走线应尽量短，远离噪声源。
BOOT1和POWERHOLD的生死相依：这是最高优先级的检查项。如果你的设计选择了BOOT1=1（通过PCB电阻上拉/下拉）：
- 必须使用POWERHOLD（GPIO_7）模式。
- 必须确保在热复位期间，POWERHOLD引脚的电平绝对稳定在高电平。这意味着：
  - 处理器的GPIO（如果连接）在复位期间应配置为输出高电平，并且其IO电源（VDDSHVx）在复位期间不能掉电。
  - 或者，更可靠的方法是：将POWERHOLD引脚通过一个足够大的电阻（如10kΩ）直接上拉到PMIC输出的一个稳定电压（如LDO2输出的3.3V或1.8V）。这样即使处理器GPIO处于高阻态，该引脚也能被可靠拉高。切勿仅依赖处理器的内部上拉或软件配置。
电源轨的负载电容与序列时序：序列图中的550µs间隔是PMIC内部使能信号的切换时间，并不代表该路电源电压已经稳定建立到目标值。电压的实际上升时间还取决于该路电源的输出电容和负载电流。对于大电流电源轨（如SMPS3给DDR供电），必须确保输出有足够的电容，以保证在下一个电源轨开启前，电压已稳定在容差范围内（例如±5%）。计算电容时，需考虑PMIC的负载瞬态响应能力和处理器的上电电流需求。
RESET_OUT的去耦与上拉：如果使用BOOT1=1，RESET_OUT是输出给处理器的复位信号。确保其走线良好，在处理器端通常需要一个上拉电阻（例如10kΩ）到处理器的I/O电源。PMIC端的开漏或推挽输出配置（由OTP的REGENx_OD位控制）需与电路匹配。

5.2 调试与验证方法

当热复位功能不正常时（例如系统无法启动、部分外设失效），可以按以下步骤排查：

测量关键信号波形：使用多通道示波器，同时捕获以下信号：
- NRESWARM（触发源）
- RESET_OUT（观察其是否按BOOT1配置动作）
- POWERHOLD（如果使用，确保始终为高）
- 核心电源轨电压：重点测量SMPS3(DDR),SMPS6(CORE),SMPS12(MPU) 和SMPS8/LDO2(I/O)。观察它们是否按照序列图规定的顺序和大致时间（每550µs一个台阶）上电，电压值是否正确。
- 处理器电源引脚：直接测量处理器对应的电源引脚，排除PCB走线压降或电源路径开关的问题。
检查WR_S位配置：通过I2C工具（如TI的Fusion Digital Power Designer或自定义脚本）读取PMIC寄存器，确认关键电源轨（特别是SMPS3）的WR_S位是否按预期设置。如果DDR电压在热复位时发生跳变，很可能就是WR_S位被错误地设为0了。
验证BOOT引脚状态：用万用表测量BOOT0和BOOT1引脚在热复位前后的实际电压，确认与PCB设计一致，且没有受到噪声干扰。
监控I2C通信：如果系统软件会在启动后动态配置PMIC，在热复位前后用逻辑分析仪监控I2C总线。观察热复位后，软件是否尝试重新配置PMIC，以及这些配置是否与热复位序列产生冲突（例如，在序列尚未完成时就试图修改某个正在初始化的电源轨的电压）。
分步隔离：如果问题复杂，尝试简化。例如，可以暂时将BOOT1改为0，使用外部复位芯片来管理处理器复位，从而排除POWERHOLD相关的问题。或者，将所有电源轨的WR_S位暂时设为0，观察热复位后系统是否能从一个“干净”的初始状态启动。

5.3 软件协同设计注意事项

初始化顺序：处理器的启动代码（Bootloader）必须等待PMIC完成热复位序列，并且所有电源稳定后，才能开始初始化DDR、设置PLL等操作。通常可以通过轮询PMIC的PGOOD状态位，或简单等待一个足够长的延时（建议 >10ms，远超7.7ms的序列时间）来实现。
动态电压调节（DVS）：对于标记为 (DVS) 的电源轨，软件可以在系统运行时通过I2C调整其电压以实现动态功耗管理。但在进行DVS操作前，务必确认该路电源不在热复位序列的“进行中”状态，并且其WR_S位的设置符合你的动态调节策略（例如，如果你希望在热复位后保留之前调整的电压，则需设WR_S=1）。
错误处理：软件应能处理热复位事件。例如，在热复位发生后，可能需要重新初始化部分外设，但可以保留DDR中的关键数据。设计好热复位服务例程，区分热复位和冷启动。

6. 常见问题与故障排查速查表

下表汇总了在TPS659037热复位相关调试中常见的症状、可能原因及排查方向：

故障现象	可能原因	排查步骤与解决方法
热复位后系统完全死机，无法启动	1.`BOOT1=1`且`POWERHOLD`在复位期间被拉低。 2. 某关键电源轨（如DDR、CORE）上电失败或电压严重超标。 3.`RESET_OUT`信号异常，处理器未正确复位或复位释放过早。	1.首要检查：用示波器测量`POWERHOLD`引脚在整个热复位过程中的波形，必须确保其为稳定高电平。加强上拉或修改电路。 2. 测量所有核心电源轨的上电波形，确认时序、电压值正常。检查负载是否短路，PMIC电感、电容是否焊接良好。 3. 测量`RESET_OUT`波形，确认其低电平脉冲宽度覆盖了主要电源轨的建立时间（约7ms）。检查上拉电阻和走线。
热复位后DDR数据丢失	`SMPS3`(DDR电源) 的`WR_S`位被设为0，导致热复位时电压被OTP默认值重置，可能造成DDR掉电或电压跳变。	通过I2C读取`SMPS3_CTRL`寄存器，确认`WR_S`位为1。在系统初始化代码中，尽早将其设置为1。
热复位后部分外设工作不正常	为该外设供电的电源轨（可能是某个LDO）未包含在OFF2ACT序列中，热复位后仍保持关闭状态。	1. 检查该外设的电源是否来自PMIC的某个LDO/SMPS。 2. 查阅PMIC的OFF2ACT序列图，确认该路电源是否在序列列表中。 3. 如果不在，需要在热复位后，由软件通过I2C手动使能该路电源。或者，修改OTP配置（如果可能）将其加入序列。
热复位时间过长，不符合550µs间隔	1. 某路电源负载过重或输出电容过大，导致电压建立时间远超550µs，拖慢了PMIC内部状态机对下一路的使能。 2. I2C总线在复位期间有持续通信干扰PMIC。	1. 用示波器测量每一路电源的实际上升时间。优化负载或减小输出电容（需保证稳定性）。 2. 检查I2C总线上是否有其他器件在热复位期间主动拉低总线。确保处理器在复位期间I2C引脚为高阻态，并检查上拉电阻。
使用`BOOT1=0`时，处理器未正确复位	`RESET_OUT`无效，依赖外部复位电路，但外部复位电路未正确工作或时序与PMIC电源序列不匹配。	1. 检查外部复位芯片的输入/输出信号。 2. 确保外部复位信号的释放时机在PMIC核心电源稳定之后。可能需要调整外部复位芯片的延时参数。
不同板卡或PMIC批次间行为不一致	使用了不同SW_REVISION的PMIC（如0376 vs 0378），其OTP默认电压、序列有差异。	读取PMIC的`SW_REVISION`寄存器（地址0x58），确认其值为0x96或0x97。根据实际版本调整软件中的默认电压配置表。切勿假设所有PMIC都一样。

理解并驾驭TPS659037的热复位序列，是构建基于AM57x等高可靠性嵌入式系统的基石。它远不止是阅读一张时序图，而是需要将硬件配置（BOOT引脚、POWERHOLD电路）、OTP固化设置、运行时寄存器控制以及软件初始化流程作为一个整体来考量。每一次热复位，都是对这套电源管理系统协同工作能力的一次考验。