深入解析SCI/UART寄存器配置：从原理到稳定通信的实战指南

1. 项目概述与核心价值

在嵌入式开发的日常工作中，串行通信接口（SCI）或者说我们更常说的UART，几乎是每个工程师都绕不开的基础设施。无论是调试打印、固件升级，还是与传感器、GPS模块、蓝牙芯片通信，UART都扮演着“系统神经末梢”的角色。它的协议简单、硬件成本低、实现灵活，但正是这种“简单”，让很多开发者停留在“能通就行”的层面，一旦遇到复杂的应用场景，比如多机通信、高波特率下的数据完整性、或者需要结合DMA提升效率时，各种棘手问题就接踵而至。

我见过不少项目，前期通信测试一切正常，到了现场却出现偶发性丢帧、数据错乱，排查起来犹如大海捞针，最后发现根源往往是一些寄存器配置的细节没吃透，或者对协议本身的理解有偏差。这份来自TI官方文档的SCI模块寄存器描述，虽然看起来是枯燥的寄存器位域定义，但它恰恰是解决这些深层次问题的“地图”。它不仅仅告诉你每个比特位是干什么的，更揭示了UART在芯片内部是如何被精确控制的——从如何产生一个精准的波特率时钟，到如何识别一帧数据的开始和结束，再到如何高效地利用中断和DMA解放CPU。

本文将带你跳出“调用库函数”的舒适区，深入到寄存器层面，结合我十多年在工业控制和车载电子领域的踩坑经验，系统性地拆解SCI/UART的工作原理、配置要点和实战技巧。我们会从最基础的异步通信时序模型讲起，逐步深入到双缓冲机制、波特率计算、多处理器模式，并重点剖析那些关键控制寄存器（如SCIGCR1、BRS）和状态寄存器（如SCIFLR）的每一个配置位背后的设计意图。最后，我会分享一套经过大量项目验证的、从零配置SCI到实现稳定可靠通信的实操流程，以及针对常见通信故障的排查清单。无论你是刚接触嵌入式的新手，还是希望优化现有通信代码的老手，相信都能从中获得可直接落地的干货。

2. SCI/UART核心原理深度解析

要玩转SCI的寄存器，绝不能停留在“照着手册配置”的层面，必须理解其内部工作机制。只有这样，当通信出现异常时，你才能快速定位是配置问题、时序问题，还是硬件问题。

2.1 异步通信的本质：没有时钟线如何同步？

这是理解UART的基石。SCI的异步模式（Asynchronous Mode）不依赖独立的时钟线（SCICLK），通信双方仅通过TX和RX两根数据线交换信息。那么，接收方如何知道何时开始采样数据位呢？答案就藏在起始位（Start Bit）和波特率（Baud Rate）的约定中。

发送方在发送每帧数据前，会先将TX线拉低一个比特时间，这个低电平就是起始位，它相当于一个“预备，开始！”的哨声。接收方持续监测RX线，一旦检测到从空闲高电平到低电平的下降沿，便启动内部波特率时钟计数器。关键在于，双方必须预先约定好相同的波特率，即每个比特位的持续时间（T_bit = 1 / Baud Rate）。

注意：这里存在一个常见的误解。很多人认为波特率就是每秒传输的比特数，这没错，但更关键的是，它定义了接收方采样时钟的基准频率。在异步模式下，接收方并不是在比特位的正中央采样一次，而是采用过采样技术来对抗噪声和时钟漂移。

根据文档描述，在异步模式下，每个比特位被划分为16个等份（即16个SCI波特率时钟周期）。接收方检测到起始位下降沿后，会等待8个时钟周期（即半个比特位时间）再进行第一次采样，以对准起始位的中央。之后，每16个时钟周期采样一次，从而对准后续每个数据位的中央。更稳健的是，接收方会在第7、8、9个时钟周期位置对RX线进行三次采样，通过“多数表决”来决定该比特是0还是1。这个过程如图27-3所示，它能有效滤除线上的毛刺。

实操心得：理解这个过采样机制，就能明白为什么对波特率的精度有要求。如果双方波特率误差过大，接收方的采样点就会逐渐偏离比特位的中央，最终导致采样错误。通常要求误差在2%-3%以内，对于高速通信（如115200bps及以上），则需要更精准的时钟源（如外部晶振）。

2.2 帧格式：数据打包的“信封”

一帧UART数据远不止是8位数据。它是一个结构化的数据包，文档中图27-2清晰地展示了两种典型格式。一个完整的帧包括：

1. 起始位（Start Bit）：固定为1位逻辑0。
2. 数据位（Data Bits）：可配置为5-9位，通常为8位（一个字节）。
3. 奇偶校验位（Parity Bit）：可选。用于简单的错误检测，可配置为奇校验或偶校验。
4. 停止位（Stop Bits）：可配置为1位或2位逻辑1。它标志着帧的结束，并确保线路恢复到空闲高电平状态，为下一帧的起始位下降沿做好准备。

此外，在多处理器模式下，帧中还会插入一个地址位（Address Bit），用于区分该帧是地址帧还是数据帧。

配置要点：通信双方（如MCU和传感器模组）的帧格式（数据位、停止位、奇偶校验）必须完全一致，否则必然导致通信失败。最常见的组合是“8N1”（8位数据，无校验，1位停止位）。

2.3 双缓冲机制：提升吞吐量的关键

文档中多次提到“双缓冲”（Double-buffered），这是SCI高效运行的核心。以发送为例：

• 发送数据缓冲寄存器（SCITD）：这是CPU或DMA写入待发送数据的地方。你可以把它想象成一个“预备区”。
• 发送移位寄存器（SCITXSHF）：这是真正将数据一位一位推到TX引脚上的“工作区”。

当TXENA（发送使能）开启后，工作流程如下：

1. CPU将第一个字节写入SCITD。
2. 一旦SCITXSHF为空，SCI硬件自动将SCITD中的数据加载到SCITXSHF，并开始移位发送。同时，TXRDY标志位被置1，产生中断或DMA请求，告诉CPU：“预备区（SCITD）已空，可以准备下一个字节了”。
3. 在SCITXSHF发送当前字节的同时，CPU可以立即将第二个字节写入SCITD。这样，当第一个字节发送完毕，第二个字节可以无缝地立刻开始发送，避免了因CPU响应延迟而产生的字节间停顿。

接收端同理，有接收移位寄存器（SCIRXSHF）和接收数据缓冲寄存器（SCIRD）。当一帧数据接收完成，数据从SCIRXSHF移入SCIRD，并置位RXRDY标志。

避坑指南：双缓冲意味着你有“一个半”字节的缓冲时间。在编写发送函数时，最佳实践是先检查TXRDY标志，再写入SCITD。如果使用中断，在中断服务程序（ISR）中写入下一个数据前，也无需手动清除TXRDY，硬件在数据从SCITD加载到SCITXSHF时会自动处理。盲目写入可能导致数据覆盖。

2.4 波特率生成：精度决定一切

波特率的准确性是通信稳定的生命线。SCI通过一个24位的波特率选择寄存器（BRS，在文档中常称为SCIBAUD）来分频系统时钟（VBUSPCLK或VCLK），以产生所需的波特率时钟。

文档给出了两个关键公式：

• 异步模式：Baud Rate = VBUSPCLK Frequency / [16 * (BAUD + 1)]
• 等同步模式：Baud Rate = VBUSPCLK Frequency / (BAUD + 1)（注：该模式通常需要外部时钟，文中指出此器件未完全支持）

其中，BAUD就是我们写入BRS寄存器的24位整数值。

计算实例：假设系统时钟VBUSPCLK = 50 MHz，目标波特率为115200。

1. 代入异步公式：115200 = 50,000,000 / [16 * (BAUD + 1)]
2. 计算：BAUD + 1 = 50,000,000 / (16 * 115200) ≈ 27.1267
3. 取整：BAUD = 27（因为寄存器值必须为整数）。
4. 计算实际波特率：Actual Baud = 50,000,000 / (16 * 28) ≈ 111607 Hz
5. 计算误差：Error = (111607 - 115200) / 115200 ≈ -3.12%

3.12%的误差已经接近极限！在长距离或干扰较大的线上，这可能导致通信不稳定。解决方法通常是：

• 选择更合适的系统时钟：例如，使用48MHz时钟，BAUD = 25，实际波特率为115384，误差仅0.16%。
• 使用高精度时钟源：如外部温补晶振。
• 利用芯片的高精度波特率发生器：有些MCU的UART模块支持小数分频，能实现更精确的波特率。

配置步骤：在初始化SCI时，必须在使能模块（SWnRST=1）之前，根据系统时钟频率和目标波特率计算出正确的BAUD值，并写入BRS寄存器。

3. 关键寄存器配置实战指南

理解了原理，我们再来啃寄存器这块“硬骨头”。文档中列出了大量寄存器，我们聚焦最核心、最容易出错的几个。

3.1 全局控制寄存器1（SCIGCR1）：通信协议的总开关

这个寄存器定义了通信的基本框架。以下是关键位域解析及配置策略：

配置代码片段（C语言风格伪代码）：

// 假设 SCIGCR1 寄存器地址为 0xFFF7A000 volatile uint32_t *pSCIGCR1 = (volatile uint32_t*)0xFFF7A000; // 1. 首先确保模块处于复位状态（如果之前未配置） *pSCIGCR1 &= ~(1 << 0); // 清 bit0， SWnRST=0 // 2. 配置通信格式：8位数据，无校验，1位停止位，异步模式 uint32_t config_value = 0; config_value |= (7 << 16); // CHAR = 111 (8 data bits) config_value |= (0 << 22); // STOP = 0 (1 stop bit) config_value |= (0 << 24); // PARITYENA = 0 (no parity) // 其他位保持默认0（如LOOPBACK=0, TXENA/RXENA暂不开启） *pSCIGCR1 = config_value; // 3. 配置其他寄存器，如波特率寄存器 BRS... // configure_baud_rate(115200); // 4. 配置引脚功能复用（根据芯片手册，设置RX_FUNC和TX_FUNC位）... // set_pin_function(); // 5. 所有配置完成后，释放复位，并使能收发 *pSCIGCR1 |= (1 << 0); // 置位 bit0， SWnRST=1 // 如果需要，此时再使能TX和RX // *pSCIGCR1 |= (1 << 8) | (1 << 7); // TXENA=1, RXENA=1

3.2 标志位与中断控制寄存器（SCIFLR, SCISETINT, SCICLRINT）

通信过程中的状态监控和事件响应依赖于这些寄存器。SCIFLR是状态寄存器，只读或通过特定操作清除；SCISETINT和SCICLRINT用于使能和清除中断。

核心状态标志位（SCIFLR）：

• TXRDY (Bit 8)：发送就绪。当SCITD为空（可写入新数据）时置1。这是触发发送中断或DMA请求的源。
• RXRDY (Bit 0)：接收就绪。当SCIRD中有新数据可读时置1。这是触发接收中断或DMA请求的源。
• TX EMPTY (Bit 11)：发送空。当SCITD和SCITXSHF都为空时置1。可用于判断一包数据是否完全发送完毕。
• 错误标志：
  • FE（帧错误）：停止位检测为低电平。通常表明波特率不匹配或线路干扰。
  • OE（溢出错误）：SCIRD中数据未被读取，新数据又已到来。说明CPU或DMA处理速度跟不上接收速度。
  • PE（奇偶校验错误）：使能校验后，接收数据校验失败。
  • BRKDT（间隔检测）：接收到长时间的低电平（通常超过一帧时间）。可能是对方设备复位或线路断路。

中断配置要点：

1. 使能中断：通过设置SCISETINT寄存器中对应的位（如SET TX INT,SET RX INT）来使能特定事件的中断。
2. 中断优先级：通过SCISETINTLVL可以将中断分配到Level 0或Level 1（对应不同的硬件中断线）。通常错误中断（PE, FE, OE, BRKDT）应设置为更高优先级。
3. 中断服务程序（ISR）处理：
   • 读取SCIINTVECT0/1：确定是哪个中断源触发（在多个中断使能时）。
   • 处理事件：如果是RXRDY，则读取SCIRD；如果是TXRDY，则写入下一个数据到SCITD；如果是错误标志，则读取SCIFLR判断错误类型，并执行恢复操作（如清空缓冲区）。
   • 清除中断标志：对于TXRDY和RXRDY，硬件会在特定操作（读SCIRD或写SCITD）后自动清除。对于错误标志，通常需要软件读取错误状态寄存器或进行特定操作来清除。切勿在ISR中盲目清除整个状态寄存器。

避坑指南：RXRDY中断是最常用的。在ISR中，必须一次性读取所有已到达的数据。因为双缓冲机制，可能在你处理中断时，又收到了新数据。一个健壮的ISR应该使用while(SCIFLR & RXRDY_MASK)循环来读取，直到RXRDY为0。

3.3 波特率寄存器（BRS/SCIBAUD）与计算优化

如前所述，波特率寄存器的配置直接关系到通信成败。除了手动计算，在编程中我们更常使用一个宏或函数来动态计算。

优化计算函数示例：

/** * @brief 计算并配置SCI波特率 * @param baseAddr: SCI模块基地址 * @param sysClk: 系统给SCI模块的时钟频率（Hz） * @param baudRate: 目标波特率（bps） * @retval 实际设置的波特率（Hz），可用于误差检查 */ uint32_t SCI_ConfigBaudRate(uint32_t baseAddr, uint32_t sysClk, uint32_t baudRate) { volatile uint32_t *pBRS = (volatile uint32_t*)(baseAddr + BRS_OFFSET); uint32_t idealDivisor; uint32_t actualBaud; float error; // 计算理想的BAUD值（异步模式公式） // BAUD = (sysClk / (16 * baudRate)) - 1 idealDivisor = (sysClk + (8UL * baudRate)) / (16UL * baudRate); // 四舍五入 if (idealDivisor > 0) { idealDivisor -= 1; } // 防止溢出，确保值在24位范围内 if (idealDivisor > 0xFFFFFF) { idealDivisor = 0xFFFFFF; } // 写入寄存器 *pBRS = idealDivisor; // 计算实际波特率，用于调试和验证 actualBaud = sysClk / (16 * (idealDivisor + 1)); error = ((float)actualBaud - (float)baudRate) / (float)baudRate * 100.0f; // 打印调试信息（在实际产品代码中移除） printf("Target Baud: %lu, Calculated BAUD: 0x%lX\n", baudRate, idealDivisor); printf("Actual Baud: %lu, Error: %.2f%%\n", actualBaud, error); if (error > 3.0f || error < -3.0f) { // 误差过大，可能需要警告或使用备用方案 printf("Warning: Baud rate error exceeds 3%%!\n"); } return actualBaud; }

注意事项：系统时钟sysClk的获取至关重要。它不一定是CPU的主频，而是SCI外设总线时钟（VBUSPCLK）。务必查阅芯片数据手册或时钟树图确认。

4. 高级功能与应用场景剖析

4.1 多处理器通信模式：总线网络的基石

当多个设备挂载在同一条串行总线上时（例如，一个主MCU连接多个从机传感器），就需要一种寻址机制。SCI支持两种模式：

1. 空闲线模式（Idle-Line Mode）：

   • 原理：通过帧之间的空闲时间来区分地址帧和数据帧。如果前一帧停止位结束到下一帧起始位开始之间的空闲时间大于等于10个比特时间，则下一帧被识别为地址帧；否则为数据帧。
   • 应用：适合数据包较大、包间自然间隔较长的场景。主设备在发送地址帧前，需要主动等待或发送一段空闲时间（通过写TXWAKE位和虚拟数据实现）。
   • 配置：设置ADDRIDLE_MODE=0。

2. 地址位模式（Address-Bit Mode）：

   • 原理：在数据位和奇偶校验位之间插入一个地址位。该位为1表示本帧是地址帧，为0表示是数据帧。
   • 应用：适合数据流连续、需要频繁寻址的场景。地址信息直接嵌入帧内，无需关心帧间间隔。
   • 配置：设置ADDRIDLE_MODE=1。

模式选择与TXWAKE位：

• 在空闲线模式下，要发送地址帧，需要先置位TXWAKE，然后向SCITD写入一个任意值（虚拟数据）。硬件在发送完当前数据后，会自动在总线上产生一段大于10比特时间的空闲周期，然后TXWAKE被自动清零。之后，再向SCITD写入真正的地址值。
• 在地址位模式下，要发送地址帧，只需在写入地址数据到SCITD之前，先置位TXWAKE即可。硬件会自动将该帧的地址位置1。

从机处理（SLEEP位）：在多处理器模式下，从机可以置位SLEEP位。在此状态下，从机只接收地址帧，并忽略所有数据帧。当接收到地址帧并与自身地址匹配时，从机应清除SLEEP位，开始接收后续的数据帧，直到本组数据传送完毕再进入SLEEP状态。这是一种节能和简化软件过滤的机制。

4.2 DMA与中断的协同：解放CPU的利器

对于高速或大数据量通信，频繁的字节级中断会消耗大量CPU资源。DMA（直接内存访问）可以将CPU从数据搬运的苦力活中解放出来。

发送DMA流程：

1. 配置DMA控制器：设置源地址（内存中的发送缓冲区）、目标地址（SCITD寄存器地址）、传输数据量、传输完成中断等。
2. 配置SCI：置位SET TX DMA和SET TX INT（文档指出两者都需要置位以启用TX DMA请求）。
3. 关键一步：CPU需要手动写入第一个字节到SCITD。这个操作会启动发送，并触发第一个TXRDY，进而引发DMA请求。
4. DMA控制器接管，将后续数据自动搬运到SCITD。
5. 当DMA传输完成全部数据后，可以产生一个传输完成中断，通知CPU进行后续处理（如关闭发送、处理下一包数据）。

接收DMA流程：

1. 配置DMA控制器：设置源地址（SCIRD寄存器地址）、目标地址（内存中的接收缓冲区）、传输数据量。
2. 配置SCI：置位SET RX DMA。根据是否需要区分地址帧，决定是否置位SET RX DMA ALL。
3. 当SCI接收到数据并移入SCIRD后，产生RXRDY，进而触发DMA请求。
4. DMA控制器自动将SCIRD中的数据搬运到内存缓冲区。
5. 可以配置DMA在传输指定数量后产生中断，或者使用SCI的接收超时等功能来判断一包数据接收完成。

避坑指南：

• 错误处理：当发生帧错误、溢出错误等时，SCI会产生错误中断。此时DMA传输可能被挂起。必须在错误中断服务程序中妥善处理（如重置缓冲区指针、清除错误标志），否则DMA可能停滞。
• 缓冲区管理：DMA通常与环形缓冲区（Ring Buffer）结合使用。DMA配置为循环模式，将数据不断存入环形缓冲区；CPU则从缓冲区另一端读取数据。需要仔细处理缓冲区的读写指针和临界区保护。
• 文档细节：注意表27-2，它清晰地说明了SET RX INT、SET RX DMA和SET RX DMA ALL位在不同组合下，对地址帧和数据帧产生中断还是DMA请求的影响。根据你的多处理器协议需求仔细配置。

5. 完整配置流程与实操代码框架

结合以上所有知识点，一个稳健的SCI初始化流程如下：

// 假设寄存器基地址定义 #define SCI_BASE 0xFFF7A000 #define SCIGCR1 (*(volatile uint32_t*)(SCI_BASE + 0x00)) #define BRS (*(volatile uint32_t*)(SCI_BASE + 0x08)) // 假设偏移 #define SCISETINT (*(volatile uint32_t*)(SCI_BASE + 0x20)) #define SCIFLR (*(volatile uint32_t*)(SCI_BASE + 0x28)) void SCI_Init(uint32_t baudRate) { uint32_t sysClk = GetPeripheralClock(); // 获取外设时钟函数 // === 步骤 1: 模块软复位，保持配置状态 === SCIGCR1 = 0x00000000; // 确保SWnRST=0，模块复位 // === 步骤 2: 配置波特率 === uint32_t brsValue = (sysClk / (16 * baudRate)) - 1; if (brsValue > 0xFFFFFF) brsValue = 0xFFFFFF; BRS = brsValue; // === 步骤 3: 配置帧格式和基本控制 === uint32_t gcr1Config = 0; gcr1Config |= (7 << 16); // 8位数据位 gcr1Config |= (0 << 22); // 1位停止位 gcr1Config |= (0 << 24); // 无奇偶校验 gcr1Config |= (0 << 14); // 空闲线模式（假设点对点，此位任意） gcr1Config |= (0 << 13); // 禁用回环 gcr1Config |= (1 << 11); // 选择内部时钟（根据手册） gcr1Config |= (0 << 9); // CONT=0，仿真时立即停止 // 注意：此时先不使能TXENA和RXENA SCIGCR1 = gcr1Config; // === 步骤 4: 配置引脚功能复用（此处依赖具体硬件，为伪代码）=== // Configure_PinMux_For_SCI(); // === 步骤 5: 配置中断（如果需要）=== // 使能接收中断和接收错误中断 SCISETINT = (1 << 0) | (1 << 3) | (1 << 6) | (1 << 7) | (1 << 9); // 使能RXRDY, PE, FE, BRKDT, OE中断 // 配置中断优先级等（如有需要，操作SCISETINTLVL） // === 步骤 6: 使能模块 === SCIGCR1 |= (1 << 0); // 置位SWnRST，模块退出复位 // === 步骤 7: 使能收发器 === // 稍等几个时钟周期，确保模块稳定 for(volatile int i=0; i<10; i++); SCIGCR1 |= (1 << 8) | (1 << 7); // 使能TX和RX printf("SCI Initialized at %lu bps.\n", baudRate); } // 简单的阻塞式发送一个字节（适用于调试信息） void SCI_SendByte(uint8_t data) { // 等待发送缓冲区空 while((SCIFLR & (1 << 8)) == 0) { // 可选：加入超时机制，防止死循环 } // 写入数据到发送数据寄存器（地址需根据手册定义） *(volatile uint8_t*)(SCI_BASE + 0x10) = data; // 假设SCITD偏移为0x10 } // 中断服务例程示例 void SCI_IRQHandler(void) { uint32_t intVector = SCIINTVECT0; // 读取中断向量 uint32_t flags = SCIFLR; // 读取状态标志 // 处理接收中断 if (flags & (1 << 0)) { // RXRDY uint8_t receivedData = *(volatile uint8_t*)(SCI_BASE + 0x14); // 假设SCIRD偏移0x14 // 将receivedData放入环形缓冲区 // ... // RXRDY标志在读取SCIRD后会自动清除 } // 处理错误中断 if (flags & ((1 << 3) | (1 << 6) | (1 << 7) | (1 << 9))) { // PE, FE, BRKDT, OE // 记录错误类型，可以进行错误恢复，如清空缓冲区 // 错误标志可能需要读SCIFLR或进行特定操作来清除，查阅手册 // 例如，对于OE，通常读取SCIRD可以清除它 if (flags & (1 << 9)) { // OE volatile uint8_t dummy = *(volatile uint8_t*)(SCI_BASE + 0x14); // 读SCIRD清除OE } // 其他错误处理... } // 发送中断处理（如果使用中断发送）... }

6. 典型问题排查与调试技巧实录

即使配置看似正确，通信问题依然常见。以下是我在项目中总结的排查清单：

问题1：完全无通信，TX引脚无波形。

• 检查1【电源与复位】：确认MCU和对方设备供电正常，复位引脚状态正确。
• 检查2【时钟】：确认系统时钟和外设总线时钟已正确配置并启用。用示波器测量主时钟是否起振。
• 检查3【引脚复用】：这是最易出错的地方！确认TX/RX引脚已正确配置为SCI功能，而非普通的GPIO。参考芯片的PinMux表格。
• 检查4【模块使能】：确认SWnRST位已置1，且TXENA/RXENA已使能。
• 检查5【硬件连接】：确认TX接对方的RX，RX接对方的TX，共地。检查线缆是否完好。

问题2：能发送但不能接收，或反之。

• 检查1【交叉连线】：再次确认TX-RX交叉连接。
• 检查2【单侧使能】：检查是否只使能了发送或接收。
• 检查3【中断/DMA配置】：如果使用中断/DMA，检查中断向量表、NVIC配置是否正确，DMA通道是否配置。
• 检查4【软件流程】：接收端是否有及时读取SCIRD？如果使用查询方式，是否在循环检查RXRDY？如果使用中断，中断服务程序是否被正确触发和执行？

问题3：通信数据错乱、乱码。

• 检查1【波特率】：这是首要怀疑对象！用示波器测量TX引脚波形，计算实际比特宽度，反推实际波特率，与理论值对比。检查双方时钟源精度和计算出的分频值。
• 检查2【帧格式】：确认数据位、停止位、奇偶校验设置双方完全一致。一个常见的错误是对方设备使用7位数据位+偶校验，而MCU配置为8位无校验。
• 检查3【电气电平】：如果是RS-232，检查电平转换芯片（如MAX3232）是否工作正常。如果是TTL UART，确认双方电压电平匹配（如都是3.3V）。
• 检查4【缓冲区溢出】：接收端处理速度不够快，导致OE（溢出错误）。检查SCIFLR寄存器中的错误标志。如果使用中断，确保ISR执行时间足够短；如果使用查询，提高查询频率；考虑使用DMA+环形缓冲区。

问题4：通信一段时间后死机或出错。

• 检查1【中断服务程序】：ISR中是否清除了正确的中断标志？是否发生了中断重入？确保ISR高效，并考虑使用标志位在ISR外处理数据。
• 检查2【DMA配置】：DMA传输完成后是否产生了中断？传输计数设置是否正确？是否存在缓冲区溢出？
• 检查3【时钟稳定性】：在高温或低温环境下，时钟源（尤其是内部RC振荡器）是否发生漂移，导致波特率失配？
• 检查4【电源噪声】：大功率设备启停导致电源波动，影响通信稳定性。检查电源滤波，并在软件上增加重试和超时机制。

调试利器：回环模式（Loopback）在初始化时，将SCIGCR1寄存器的LOOPBACK位置1。这样，TX会在内部连接到RX。然后，发送一组已知数据，并接收它。如果自发自收成功，证明SCI驱动本身、波特率配置、中断/DMA逻辑是正确的，问题很可能出在外部硬件（电平转换、线路连接）或对端设备上。这是一个非常有效的隔离软件问题的方法。

最后的心得：串口调试，一个逻辑分析仪或带串口解码功能的示波器是必备的。它能直观地展示线上的每一帧数据、每一个比特的时序，让你瞬间看清是起始位太短、停止位缺失，还是波特率有偏差。不要只依赖打印信息，要学会看波形，那才是硬件工程师的“眼睛”。