卫星电源设计：超低噪声LDO TPS7H1111在空间载荷中的应用与实测

1. 项目概述：为什么卫星电源需要“极致安静”？

在卫星通信和遥感系统中，我们工程师面临着一个看似基础却极其关键的挑战：如何为那些“金贵”的模拟和数字电路提供一个“绝对安静”的电源。这里的“安静”，指的不是物理上的无声，而是电源输出端极低的电压噪声和极高的电源抑制比。你可能觉得，电源嘛，电压稳定不就行了？但对于一颗在轨卫星上的高性能模数转换器、数模转换器或者成像传感器来说，电源上哪怕一丝微弱的“涟漪”——无论是来自内部开关电源的纹波，还是LDO自身产生的低频噪声——都会直接耦合到信号链中，劣化系统的信噪比和无杂散动态范围。想象一下，你正试图从遥远的深空接收一个极其微弱的信号，结果却被自己电源的“嗡嗡”声给淹没了，这无疑是灾难性的。

传统的解决方案是使用庞大的分立LC滤波器，试图把噪声“滤”掉。但要在低频段（比如10Hz以下）实现有效的滤波，需要的电感和电容体积会大到令人咋舌，这在寸土寸金的卫星载荷板上是完全不现实的。因此，一颗集成了超低噪声和高电源抑制比特性的线性稳压器，就成了解决这个矛盾的“钥匙”。它不仅要安静，还得足够“强壮”，能抵御太空环境中无处不在的辐射。最近，我深度评测了德州仪器推出的一款专为此类苛刻应用设计的器件——TPS7H1111-SP。这是一款标称1.5A输出电流、抗辐射加固的超低噪声LDO。在接下来的内容里，我不会照本宣科地复述数据手册，而是结合我的实测经验和设计考量，拆解它如何实现性能与可靠性的平衡，并分享在卫星电源设计中应用这类器件的核心要点和避坑指南。

2. 核心需求解析：噪声与PSRR为何是卫星电源的命门？

在深入芯片细节之前，我们必须先搞清楚两个核心指标：输出噪声和电源抑制比。它们不是冰冷的参数，而是直接决定系统性能上限的“天花板”。

2.1 输出噪声：那个难以消除的“背景音”

所有有源器件都会产生固有的噪声，对于LDO来说，最棘手的是低频段的1/f噪声（也叫闪烁噪声）。这种噪声的功率谱密度随频率降低而增加，就像老式胶片相机底片上的颗粒感，在低频时特别明显。对于采样时钟在几十到几百MHz的高速ADC，其噪声底会直接受到电源低频噪声的调制影响。TPS7H1111的数据手册标称在100Hz到100kHz带宽内，积分输出噪声电压低至3.8μVrms（典型值）。为了让你对这个数字有概念，我对比了几款常见的“低噪声”LDO，很多器件在这个指标上还在10μVrms以上。TPS7H1111能做到这个水平，核心在于其架构上的一个巧思：它采用了一个单位增益缓冲器架构来设定输出电压，而非传统的电阻分压反馈。噪声敏感的基准电压生成点被一个高精度100μA电流源和一个外部电阻RSET设置在SS_SET引脚，并通过一个大容量的CSS电容进行深度滤波。这样，基准上的噪声不会被放大，从源头上就被抑制了。

实操心得：噪声测量本身就是一门艺术测量这种级别的噪声，环境干扰是最大的敌人。我的实测环境必须是一个完善的法拉第笼，所有输入电源（我用的是一块大型铅酸蓄电池）都需要经过π型滤波。被测板上的负载需要用纯阻性负载，并且布线要尽可能短，避免形成天线环路。即使这样，第一次测量时，我还是在频谱上看到了明显的50Hz工频及其谐波干扰，最后发现是示波器探头的地线环路引入的。改用同轴电缆直接连接并确保单点接地后，数据才干净。所以，看厂商的噪声曲线很漂亮，自己复现不出来，先别怀疑芯片，大概率是测量方法有问题。

2.2 电源抑制比：抵御外部“干扰”的城墙

卫星的电源系统通常是分级式的：一个集中的开关电源模块将太阳能电池板的不稳定电压转换为相对稳定的中间母线电压（如12V或28V），然后再由分布在各个板卡上的LDO转换为芯片所需的精确电压（如1.8V， 3.3V）。开关电源的工作频率（可能从几十kHz到几MHz）会产生丰富的纹波和谐波，这些噪声会沿着电源网络传播。PSRR衡量的是LDO将输入端的这些纹波衰减多少倍后传递到输出端的能力，单位是分贝。TPS7H1111在1kHz频率下PSRR高达110dB，这意味着输入端的100mV纹波，到了输出端就只剩下可怜的0.03μV左右，几乎可以忽略不计。即使在高频段（如1MHz），其PSRR仍然能保持在40dB以上，这对于抑制开关电源的高次谐波至关重要。

实现如此高的PSRR，TPS7H1111主要靠两点：一是采用了高带宽的误差放大器，能在很宽的频率范围内维持高环路增益，从而主动校正输出；二是选择了NMOS作为调整管。与常见的PMOS调整管相比，NMOS具有更高的本征增益，这意味着它本身对栅极控制信号的响应就更“敏锐”，有利于提升PSRR。但NMOS有个缺点：要让它完全导通，栅极电压需要比源极（输出端）高出一个阈值电压。为此，TPS7H1111引入了一个独立的偏置电源引脚VBIAS，专门用来驱动NMOS的栅极。这个VBIAS电流很小，我们可以轻松地用一个简单的RC滤波器对它进行二次滤波，从而切断噪声从偏置路径传入的可能性，这是单纯PMOS架构难以实现的。

2.3 辐射环境下的可靠性：太空生存的“铠甲”

性能再好，在太空里“宕机”了也是白搭。卫星电子设备要面对总电离剂量效应和单粒子效应。TID效应是长期累积的辐射导致器件参数漂移（如阈值电压变化、漏电流增加）；SEE则是高能粒子瞬间撞击引发的软错误或永久损伤。TPS7H1111-SP版本宣称耐受100 krad(Si)的TID，并且对线性能量传输值高达75 MeV·cm²/mg的单粒子闩锁、单粒子烧毁和单粒子栅穿免疫。这意味着在大多数近地轨道任务的生命周期内，它都能稳定工作。更难得的是，厂商不仅做了标准的ATE测试，还特别针对噪声和PSRR这两个关键性能参数做了辐照后测试，结果显示变化微乎其微。这给了我们设计者很大的信心，说明其低噪声和高PSRR特性在辐射环境下是“健壮”的。

3. TPS7H1111架构深度剖析与设计选型

了解了为什么需要它，我们再来看看它是怎么做到的。TPS7H1111的内部架构有几个设计亮点，直接决定了其卓越的性能。

3.1 低噪声电压基准生成与软启动一体化

传统的LDO使用电阻分压网络将输出电压VOUT的一部分与内部带隙基准电压VREF进行比较。这种架构下，VREF本身的噪声会被分压比放大。假设VOUT=1.8V，VREF=0.8V，那么分压比约为2.25，基准噪声也会被放大2.25倍。TPS7H1111则另辟蹊径，如下图所示（概念图）：

VBIAS ---+--- (内部电路) | [R_SET] | SS_SET ---+---||--- GND | C_SS | (误差放大器 & NMOS Pass Element) | +--- VOUT

它用一个精准的100μA电流源I_SET，流过一个外部电阻R_SET，在SS_SET引脚上产生一个电压：V_SS_SET = I_SET * R_SET。这个电压就是LDO要输出的目标电压。误差放大器的任务不再是比较，而是驱动NMOS管，让VOUT紧紧地跟随V_SS_SET。由于SS_SET节点通过一个大电容C_SS（典型值1μF）连接到地，该节点上的电压噪声被极大地滤除了。同时，C_SS的充电过程自然形成了可控的软启动，避免了上电时的浪涌电流。这是一个非常优雅的“一石二鸟”设计。

选型计算示例：如果需要VOUT = 1.8V， 那么R_SET = V_SS_SET / I_SET = 1.8V / 100μA = 18kΩ。选择一个精度为0.1%或1%的低温漂电阻即可。

3.2 高PSRR的基石：NMOS调整管与独立偏置

如前所述，NMOS调整管是高性能PSRR的关键。但它的驱动需要VBIAS > VOUT + V_GS，其中V_GS是NMOS的栅源电压。数据手册要求VBIAS至少比VOUT高1.6V。例如，VOUT=1.8V时，VBIAS至少需要3.4V。通常我们会用一个简单的线性稳压器或另一个LDO从输入母线生成这个VBIAS。由于VBIAS引脚的电流需求很小（通常几个mA），我们可以在这里毫无压力地使用一个较大的串联电阻和电容组成RC滤波器，比如一个10Ω电阻和一个10μF的陶瓷电容，就能在低频段提供额外的几十dB衰减，确保驱动路径的“纯净”。

3.3 关键外围元件选择与布局要点

再好的芯片，外围电路设计不当也会前功尽弃。以下是几个核心要点：

1. 输入/输出电容：这是稳定性的生命线。TPS7H1111需要低ESR的陶瓷电容。输入电容C_IN主要用于提供瞬态电流和滤除高频噪声，建议紧贴芯片的VIN和GND引脚放置一个至少10μF的X7R或X5R陶瓷电容，并联一个0.1μF的电容用于高频去耦。输出电容C_OUT影响环路稳定性，数据手册的测试基于2x100μF的AVX陶瓷电容，获得了极佳的相位裕度（>80°）。在实际设计中，必须使用推荐值或通过稳定性测试来确认。电容的电压降额必须考虑，在空间应用中，通常要求降额到额定电压的50%或更低。

2. C_SS电容：它同时决定了噪声滤波效果和软启动时间。电容值越大，软启动时间越长，低频噪声抑制越好。典型值1μF能提供约10ms的软启动时间。必须使用高质量的陶瓷电容，如C0G/NP0材质，因其电压系数和温漂极小。

3. 布局与接地：这是最容易出问题的地方。必须采用星型接地或单点接地，将C_IN、C_OUT的接地端以及芯片的GND引脚，通过短而粗的走线连接到一个“安静”的接地铜箔上。VOUT的远端采样引脚OUTS的走线要细，并避免从功率路径下方穿过，以防止噪声耦合。所有关键滤波元件（C_IN，C_OUT，C_SS）必须尽可能靠近芯片相应引脚放置。

踩坑记录：那个诡异的振荡在一次原型板测试中，空载时VOUT波形完美，但一带上500mA动态负载，输出就出现了几十MHz的高频振荡。排查了半天，最后发现是VOUT的反馈采样点选错了。我最初为了图方便，直接从负载芯片的电源引脚飞线采样，这条飞线和功率回路形成了环路电感，破坏了稳定性。将OUTS引脚直接通过板上的细线连接到负载芯片的电源输入电容正端后，振荡立刻消失。教训：对于高带宽LDO，反馈路径必须短、直接，且与功率路径分离。

4. 实测性能验证与系统集成考量

纸上得来终觉浅，我们最终还是要看它在实际电路板上的表现。我使用TI官方的评估板TPS7H1111EVM进行了关键参数的验证。

4.1 噪声与PSRR实测数据对比

我将实测数据与数据手册中的典型曲线进行了对比，在标准测试条件（VIN=2.5V，VBIAS=5V，VOUT=1.8V，IOUT=1A）下，结果吻合度很高。

• 输出噪声谱密度：在10Hz处约为1μV/√Hz，在1kHz处降至约0.1μV/√Hz，100Hz-100kHz积分噪声约为4μVrms，与标称值一致。这个噪声水平，足以满足当今最苛刻的18位乃至20位以上高性能ADC的电源需求。
• PSRR：实测在100Hz处超过105dB，在10kHz处仍有约90dB，直到100kHz才开始以-20dB/dec的斜率下降。在1MHz时，依然有超过45dB的抑制能力。这意味着，即使前级开关电源的纹波有几十mV，到了TPS7H1111的输出端，也基本被消除干净了。

为了直观展示其优势，我将其与一款常用的通用型LDO和一款传统的“低噪声”LDO进行了对比：

4.2 在卫星电源架构中的位置

在一个典型的卫星载荷板上，电源链可能是这样的：

太阳能阵 -> 电源调节单元(PRU， 含开关稳压器) -> 28V/12V母线 -> 板载DC/DC转换器 -> 5V/3.3V中间总线 -> **TPS7H1111** -> 1.8V (供给高速ADC、FPGA核压) -> 其他LDO -> 2.5V， 3.3V (供给其他模拟电路、时钟)

TPS7H1111处于电源链的末端，直接为最敏感的负载供电。它的高PSRR确保了前级开关转换器产生的噪声被有效隔离。其独立的VBIAS引脚可以从更前一级、更干净的线性电源获取，例如从中间总线通过一个简单的低压差LDO产生。

4.3 可靠性特性验证：超越数据手册

对于空间应用，我们关心的不仅是初始性能，更是辐照后的性能保持度。TI提供的辐射报告显示，在100 krad(Si)的TID辐照后，其关键参数如基准电压、静态电流、压差电压等漂移都在规格书范围内。特别值得一提的是，报告里专门提到了噪声和PSRR在辐照前后的变化极小，这直接证明了其架构的辐射鲁棒性。

在单粒子效应方面，SET是主要关注点。报告显示，在VIN=2.5V，VOUT=1.8V，IOUT=1.5A的典型工作条件下，其SET的线性能量传输阈值高达60 MeV·cm²/mg，且截面积极低。根据CREME96模型估算，在低地球轨道和最恶劣的太阳活动周条件下，其平均无故障时间长达百万年级别。这意味着对于大多数近地轨道任务，由SET导致电源输出瞬态毛刺的概率极低，可以满足系统级可靠性要求。

5. 设计、调试与故障排查实战指南

理论性能和实测数据都很好，但把它用起来，并集成到一个复杂的系统中，还是会遇到各种实际问题。这里分享一些从原理图设计到调试上电的全流程心得。

5.1 原理图设计检查清单

在画原理图时，请逐一核对以下项目：

• 电压关系：确保VIN >= VOUT + VDO（最大压差），且VBIAS >= VOUT + 1.6V。VIN和VBIAS的绝对最大值分别为7V和14V，务必留有足够裕量。
• 使能逻辑：EN引脚是数字使能，高电平有效。如果不需要使能控制，直接通过一个10kΩ~100kΩ电阻上拉到VBIAS或VIN（需注意电压等级）。切勿悬空！
• PG引脚：这是一个开漏输出引脚，需要外接一个上拉电阻（如10kΩ）到某个逻辑电源。它可以用来实现电源时序控制或故障指示。
• CLM引脚：用于配置限流模式。接高电平（>1.5V）为“关断”模式，过流后LDO完全关闭；接低电平（<0.4V）为“砖墙”模式，过流后输出恒定限流电流。根据你的系统保护策略选择。
• 电阻R_SET：精度至少1%，推荐0.1%，温漂最好在50ppm/°C以内。计算值VOUT / 100μA。
• 电容：C_IN，C_OUT，C_SS必须使用高质量的陶瓷电容（X7R/X5R， 对于C_SS推荐C0G）。容值和耐压值严格按数据手册推荐选择并考虑降额。

5.2 PCB布局黄金法则

布局决定了性能的80%。请遵循以下优先级：

1. 第一优先级：输入/输出电容。C_IN和C_OUT必须尽可能靠近芯片的VIN/GND和VOUT/GND引脚。使用多个过孔将它们的接地焊盘连接到主接地层。
2. 第二优先级：C_SS电容。必须紧靠SS_SET引脚和芯片GND放置。
3. 第三优先级：VBIAS滤波电路。即使VBIAS来自一个干净的电源，也建议在靠近引脚处放置一个RC滤波器（如10Ω + 10μF）。
4. 第四优先级：反馈路径。OUTS引脚的走线应短而细，直接连接到负载点的电源输入电容正端，避免与高电流的VOUT主路径重叠。
5. 接地：为芯片建立一个局部的“安静地”岛，通过单点连接到系统主地。这个局部地平面应覆盖芯片下方及所有去耦电容。

5.3 上电调试与常见问题排查

首次上电务必谨慎，建议使用可调限流的实验室电源。

• 问题一：无输出或输出电压极低。

  • 排查：首先检查EN引脚电压是否高于1.5V（使能阈值）。然后测量VBIAS引脚电压，确保满足VBIAS > VOUT + 1.6V。接着检查SS_SET引脚电压，应为VOUT（或略低，因为软启动未完成）。如果SS_SET电压正常但VOUT没有，检查C_OUT是否焊接正确，负载是否短路。最后，用示波器观察VOUT上电波形，看是否有任何启动迹象（如微小跳动后关断），这可能提示过流保护触发。

• 问题二：输出有高频振荡。

  • 排查：这几乎100%是稳定性问题。首先确认使用的C_OUT容值和ESR是否符合数据手册要求。然后检查布局，特别是C_OUT的接地是否良好，OUTS走线是否过长或与功率路径耦合。可以尝试在VOUT和OUTS之间并联一个几十pF的小电容（如22pF）来轻微补偿，但这只是临时验证手段，根本解决之道是优化布局和选用正确电容。

• 问题三：噪声测量结果远差于预期。

  • 排查：99%是测量环境问题。确保测试在屏蔽箱内进行。使用电池或线性电源供电，并确认其自身噪声足够低。测量探头必须使用同轴电缆，并采用“三通”方式连接，避免探头地线形成环路。检查被测板本身，是否有数字时钟线、开关电源模块离LDO输出或测量点太近。

• 问题四：带载后压降过大。

  • 排查：计算VIN - VOUT是否小于芯片的最大压差VDO（在对应电流和温度下）。检查从输入电源到芯片VIN引脚的走线或导线是否太细，导致路径电阻过大产生额外压降。同样检查VOUT到负载的路径。

5.4 在多负载系统中的扩展应用

对于需要超过1.5A电流的负载，TPS7H1111支持多芯片并联。其精密的基准和电流源架构使得并联相对简单。基本思路是将多个器件的SS_SET引脚通过一个公共的R_SET电阻连接在一起，并共用一个C_SS电容。这样，所有芯片会跟踪同一个基准电压。然后，将它们的VOUT引脚通过均流电阻（小阻值，如0.01Ω）连接后供给负载。需要注意的是，VBIAS需要能为所有并联芯片的栅极提供足够的驱动电流，输入输出电容也需要相应增大。布局上要确保对称，以实现良好的均流效果。

6. 总结与选型建议

经过从理论分析、架构解读到实测验证的全过程，TPS7H1111确实是一款为高性能、高可靠性应用而生的标杆级LDO。它通过创新的架构，将超低噪声、高PSRR和优异的辐射耐受性集成在一颗芯片内，省去了庞大笨重的分立滤波器，为卫星、高端测试仪器、医疗成像等领域的模拟信号链设计提供了理想的电源解决方案。

在实际项目选型时，我的建议是：

1. 明确需求：首先量化你的负载对电源噪声和PSRR的具体要求。查看你所用ADC/DAC/时钟芯片的数据手册，找到其“电源抑制比”和“电源噪声敏感度”指标。
2. 计算裕量：TPS7H1111的噪声和PSRR性能非常出色，但你需要确保它在你的工作温度、输入电压和负载电流范围内，仍然能满足系统要求。特别是压差，在高负载、低温下会增大。
3. 系统兼容性：检查其独立的VBIAS供电需求是否与你的电源树架构兼容。你需要为其准备一个比VOUT高至少1.6V的干净偏置电源。
4. 成本与可靠性权衡：TPS7H1111-SP（抗辐射级）和-SEP（增强型塑料）版本价格不菲，远超消费级LDO。但对于真正的空间任务或高可靠性地面设备，其带来的性能提升和系统简化，往往能抵消器件本身的成本。对于非辐射环境但追求极致性能的地面应用，可以考虑其工业级或汽车级版本（如果存在）。
5. 充分利用设计资源：TI官网提供了完整的数据手册、辐射报告、评估板文件和PSpice模型。在投入正式设计前，强烈建议用评估板搭建实际电路进行测试，并使用仿真模型在系统层面验证稳定性。

最后一点个人体会：在高速高精度电路设计中，电源常常是那个“最熟悉的陌生人”。我们花大量精力挑选ADC、设计时钟、优化布局，却容易在最后一环——电源上妥协。TPS7H1111这类器件的出现，提醒我们电源质量本身就是信号链的一部分。它的价值不在于提供了“电”，而在于提供了“干净的电”。当你被系统底层的噪声或杂散所困扰时，不妨回过头来，用频谱仪仔细看看你的电源轨，或许解决问题的钥匙，就藏在那里。