NPU的编译器开发：代码生成与汇编输出
昨晚调试到凌晨三点，盯着终端里那一串乱码般的汇编输出，我差点把咖啡泼到键盘上。问题出在NPU的MAC单元死活不肯按预期执行乘加操作——编译器生成的指令序列里，地址生成器提前了两个周期把数据喂进了流水线，结果计算单元拿到的是上一轮的残影。这种时序错位在NPU编译器开发里太常见了，今天就从这块硬骨头开始聊。
从IR到汇编：中间表示不是终点
很多人以为编译器前端做完中间表示优化就万事大吉了，真正踩过NPU坑的都知道，代码生成阶段才是噩梦的开始。CPU的指令集经过几十年打磨，寄存器分配、指令调度这些都有成熟方案，但NPU不一样——每家芯片的微架构差异大到离谱，有的NPU把权重存储和激活存储分开，有的搞统一缓冲区，还有的连指令格式都是自定义的。
我手头这颗NPU的指令集长这样：一条MAC指令要同时指定输入特征图地址、权重地址、偏置地址、输出地址，外加量化参数和激活函数类型。32位的指令字根本塞不下这么多信息，于是拆成了两条微指令——一条负责地址生成，一条负责计算控制。问题就出在这里：编译器必须保证地址生成微指令比计算微指令提前至少两个周期发射，否则流水线会读到脏数据。
地址生成器的代码生成陷阱
写地址生成代码的时候，最容易犯的错误是把NPU当成普通CPU来对待。CPU的load/store指令只管搬数据，地址计算由硬件自动完成。NPU的地址生成器是个独立的硬件模块，它需要编译器显式地告诉它“从哪个基地址开始，步长是多少，要不要做数据重排”。
看这段伪代码，别这样写：
// 错误示范：直)
