Virtuoso相位噪声仿真全解析：从PSS/PNOISE设置到结果优化

1. 项目概述：为什么相位噪声仿真如此关键？

在射频和模拟集成电路设计领域，virtuoso平台是工程师们最信赖的“工作台”。而“Phase Noise仿真”这个标题，乍一看可能只是众多仿真任务中的一个，但它背后所代表的，是整个系统性能的“晴雨表”。我接触过太多项目，前期功能仿真一切正常，流片回来测试却发现接收机灵敏度不达标、锁相环锁定时间过长，甚至通信系统误码率飙升，追根溯源，十有八九是相位噪声这个“隐形杀手”在作祟。

简单来说，相位噪声描述的是理想纯净信号在频域上的“毛刺”或“裙边”，它代表了信号频率或相位的短期随机波动。在virtuoso里进行Phase Noise仿真，绝不仅仅是点一下仿真按钮、看看波形那么简单。它是一个系统工程，涉及到从器件物理噪声模型、仿真器设置、到结果解读与优化的完整链条。对于从事振荡器、锁相环、频率综合器、高速SerDes时钟数据恢复电路，乃至任何对时序抖动敏感的射频收发机设计的工程师而言，掌握virtuoso下的相位噪声仿真流程，是确保设计一次成功、避免后期反复迭代的必备技能。这篇文章，我就结合自己踩过的坑和总结的经验，把virtuoso中进行相位噪声仿真的门道掰开揉碎讲清楚，让你不仅能跑出结果，更能看懂结果、用好结果。

2. 仿真核心思路与方案选型

在virtuoso中对付相位噪声，主要有两套“兵器谱”：基于SPICE类瞬态分析的pss/pnoise仿真，和基于谐波平衡的hb/hbn仿真。选哪一套，不靠猜，而要看你的电路特性和你需要的信息深度。

2.1 PSS/PNOISE：时域到频域的经典路径

这是最通用、最强大的组合，尤其适用于自治电路（如振荡器）和大信号非线性电路。它的核心思想是先求稳态，再分析扰动。

1. PSS (Periodic Steady-State Analysis)：这是第一步，也是基石。对于振荡器，PSS会找到电路稳定的振荡周期和稳态工作点；对于周期性驱动的电路（如混频器），PSS会计算电路对大信号周期激励的稳态响应。你可以把它理解为给电路拍一张高速连拍，然后从中找到重复出现的那个“标准动作”。这里的关键参数是beat frequency或fundamental tone，对于振荡器，你需要预估一个振荡频率作为仿真起点。

2. PNOISE (Periodic Noise Analysis)：在PSS得到的稳态工作点基础上，PNOISE分析电路中的各种噪声源（晶体管的热噪声、闪烁噪声，电阻的热噪声等）是如何被电路的周期性大信号调制，并最终转化为输出相位或幅度的噪声。它直接给出在载波频率偏移Δf处的单边带相位噪声功率谱密度，单位通常是dBc/Hz。

注意：PNOISE仿真非常消耗时间和内存，尤其是当电路规模较大或谐波次数设置较高时。它的精度也高度依赖于PSS求解的准确性。

2.2 HB/HBN：频域直接求解的利器

谐波平衡法天生适合频域分析，对于强非线性但谐波成分相对明确的电路（如功率放大器、频率倍频器），有时效率更高。

1. HB (Harmonic Balance)：直接在频域求解电路的稳态响应。你需要指定输入信号频率和需要计算的谐波次数。HB对于分析电路在特定输入功率下的频谱特性非常高效。

2. HBN (Harmonic Balance Noise)：类似于PNOISE，但在HB的频域稳态解基础上进行噪声分析。它的设置相对直观，但对于自治电路（如没有外部激励的振荡器）的启动和稳态分析，不如PSS/PNOISE方便。

选型决策指南：

• 振荡器 (VCO, Ring Oscillator)：无脑选PSS/PNOISE。这是分析自由运行振荡器相位噪声的标准且几乎唯一可靠的方法。
• 锁相环 (PLL)：整体环路相位噪声仿真极其复杂，通常需要分层仿真。对于其中的VCO模块，用PSS/PNOISE；对于分频器、鉴频鉴相器，可以用瞬态噪声仿真或PSS/PNOISE。
• 混频器、放大器：如果关注在大信号本振或输入驱动下的噪声性能，PSS/PNOISE可以精确分析噪声折叠效应。如果电路规模很大，且激励明确，可以尝试HB/HBN对比验证。
• 有源滤波器、数据转换器：相位噪声可能不是首要指标，但时钟路径的抖动需要关注。通常使用瞬态噪声仿真来获取时域抖动，再间接评估。

我个人的经验是，PSS/PNOISE组合的适用性更广，尤其是当你不确定电路行为时。初期可以多用这个组合，待熟悉后，再针对特定模块尝试HB/HBN以提升效率。

3. 关键参数配置与仿真器设置详解

知道用什么工具只是第一步，如何设置参数才是仿真能否成功、结果是否可信的关键。这里以最经典的VCO相位噪声仿真为例，详细拆解PSS/PNOISE的设置面板。

3.1 PSS仿真设置：找到那个稳定的“心跳”

在ADE Explorer或ADE Assembler中，选择Analyses->Choose， 选中pss。

• 仿真类型 (Analysis)：对于振荡器，选择autonomous。这告诉仿真器电路是自己振荡的，没有外部周期性电源。
• 振荡频率估计 (Oscillator Fundamentals)：这是第一个关键点。在Frequency栏填入你预估的振荡频率，比如2.4G。填得太离谱会增加仿真收敛难度，甚至失败。一个技巧是先用一个瞬态仿真，让电路起振一段时间，然后用计算器函数freq()测量一下振荡周期，得到一个粗略值。
• 谐波次数 (Number of Harmonics)：默认值往往不够。这个值决定了PSS求解的精度。它表示仿真会考虑多少倍的基波频率成分。对于LC振荡器，波形接近正弦，可以设小一点（如5-10）。对于环形振荡器，波形是方波，谐波丰富，需要设置得较大（如30-50）。原则是：确保设置的谐波次数对应的频率，远高于你关心的相位噪声偏移频率范围。例如，你关心1MHz偏移处的相位噪声，振荡频率是1GHz，谐波次数至少设为(1G + 1M) / 1G ≈ 1，但为了精度，通常设10以上。
• 精度/容差 (Accuracy Defaults)：保持moderate或conservative通常可以。如果仿真不收敛，可以尝试将tolerance（容差）从moderate调为liberal（更宽松），但会牺牲一些精度。
• 稳态检测 (Steady State Detection)：务必勾选。仿真器会自动判断电路是否达到稳态，这是进行后续PNOISE分析的前提。

3.2 PNOISE仿真设置：捕捉噪声的“频谱”

在PSS设置好的基础上，再添加一个pnoise分析。

• 噪声类型 (Noise Type)：选择timedomain。这是最常用的类型，直接计算相位噪声。
• 输出节点 (Output Probe)：选择你想要测量相位噪声的节点。通常就是振荡器的输出节点。强烈建议使用“保存所有节点”选项，或在测试电路中使用vsource或isource元件作为探针，而不是直接选择器件内部节点，后者可能因阻抗问题导致结果不准确。
• 参考边沿 (Reference Side)：对于差分输出，选择rising或falling均可，但需保持一致。对于单端输出，也类似。
• 频率范围 (Sweep Range)：这是核心。你需要设置一个偏移频率范围，例如从1k到100M。这个范围覆盖了你关心的近端噪声（如1kHz, 10kHz）和远端噪声（如1MHz, 10MHz）。
• 扫描类型 (Sweep Type)：选择logarithmic（对数），并设置每十倍频的点数，比如10。这样在频谱图上数据点分布更均匀。
• 最大边带数 (Max Sideband)：这个参数容易被忽略但至关重要。它决定了在噪声分析中考虑多少个大信号激励的边带。对于振荡器，通常设置为与PSS中谐波次数相同或略小的值。设置得太小，会低估噪声，尤其是远端的噪声折叠效应。

一个常见的参数设置对照表：

4. 仿真流程实操与结果解读

设置好之后，就可以运行仿真了。点击运行，这个过程可能会比较漫长，尤其是第一次。仿真结束后，我们进入最重要的环节——看结果。

4.1 绘制相位噪声曲线

在Virtuoso Visualization & Analysis (Waveform) 窗口：

1. 点击计算器图标。
2. 在函数列表中找到pnoise相关的函数。最常用的是phaseNoise函数。
3. 它的调用格式类似：phaseNoise(?result “pnoise” ?output “/OUT” ?fundIndex 1)。
   • ?result “pnoise”指定噪声分析结果。
   • ?output “/OUT”指定输出节点（与PNOISE设置一致）。
   • ?fundIndex 1指定基波索引（通常为1）。
4. 点击“Plot”或“Add to Outputs”，相位噪声曲线就会出现在波形窗口。纵轴单位通常是dBc/Hz。

4.2 解读曲线与关键指标

一条典型的振荡器相位噪声曲线，在对数坐标下，大致可以分为三个区域：

1. 1/f³ 区域（近端）：非常靠近载波的位置，噪声功率谱密度以-30 dBc/Hz每十倍频的斜率下降。这部分主要由有源器件（如MOS管）的闪烁噪声（1/f噪声）上变频主导。它决定了锁相环的带内相位噪声和积分抖动。
2. 1/f² 区域（中端）：斜率约为-20 dBc/Hz每十倍频。这部分主要由有源器件的白噪声（热噪声）上变频主导。是相位噪声曲线的主要部分。
3. 平坦区域（远端）：噪声谱密度不再下降，形成一个“噪声基底”。这部分主要由电路中的白噪声直接贡献，例如负载电阻的热噪声。

你需要关注的几个关键数据点：

• @ 偏移频率：例如“Phase Noise @ 100kHz offset”。这是最常见的指标，用于横向比较不同VCO设计的优劣。
• 积分相位抖动 (Integrated Phase Jitter)：这比单点相位噪声更有系统意义。它表示在一定偏移频率范围内（如1kHz到100MHz）的相位噪声总功率，积分后换算成的均方根抖动值，单位是ps或fs。在计算器中使用pjitter函数可以计算。这个值直接关系到通信系统的误码率或ADC的SNR。
• FOM (Figure of Merit)：一个归一化的品质因数，用于在不同频率、功耗的VCO之间进行公平比较。常见公式为：FOM = L(Δf) - 20log10(f0/Δf) + 10log10(P_dc/1mW)，其中L(Δf)是偏移Δf处的相位噪声(dBc/Hz)，f0是振荡频率，P_dc是功耗。FOM值越大（越接近0或正值），说明VCO的能效比越好。

4.3 实操心得：如何验证仿真结果可信？

1. 检查收敛性：仿真日志中是否有“收敛”相关的警告或错误？PSS的Oscillation结果是否稳定？
2. 检查功率：用计算器计算输出节点的平均功率，看是否合理。一个没有缓冲级的VCO核心，输出摆幅可能只有几百毫伏。
3. 趋势验证：改变尾电流源电流，相位噪声应该随之变化（电流增大，通常近端噪声改善，但远端噪声基底可能升高）。改变变容管电压，振荡频率变化时，相位噪声曲线应整体平移（因为1/f²区域的拐点与f0²成正比）。
4. 与工艺模型核对：确保你使用的工艺库模型支持PNOISE仿真，并且闪烁噪声模型（如BSIM4中的noiMod参数）是开启且准确的。有些老工艺库或简化模型可能不包含准确的噪声模型。
5. 采样点检查：如果相位噪声曲线在某个偏移点出现异常的尖峰或凹陷，可能是该频率点采样不足或存在收敛问题，尝试增加PNOISE扫描点数或调整PSS精度。

5. 常见问题、排查技巧与深度优化

即使按照上述步骤操作，你也一定会遇到各种问题。下面是我总结的“排坑指南”。

5.1 仿真不收敛或失败

这是最常见的问题。

• PSS无法找到稳态：
  • 原因1：初始条件太差。振荡器可能没有起振条件。解决：在瞬态仿真中，给电路一个初始激励（如给某个节点设置初始电压ic），让它先起振，并将瞬态仿真结束时的状态作为PSS的初始条件。在ADE L中，可以在Simulation->Convergence Aids->Initial Condition中设置，或者使用tran仿真后保存节点电压。
  • 原因2：振荡频率估计值偏差太大。解决：先用tran仿真粗略测频，或者用一个较宽松的beat frequency范围进行扫描。
  • 原因3：电路本身有直流工作点问题。解决：先跑一个dc仿真，检查所有晶体管是否工作在正确的区域（饱和区、线性区等）。
• PNOISE仿真报错或结果异常：
  • 原因：最大边带数设置不足。这是最容易被忽视的一点。解决：将maxsideband设置为至少与PSS谐波次数相同。如果仿真太慢，可以尝试先设小一点，观察结果趋势，再逐步增大直到结果稳定。
  • 原因：输出节点选择不当。直接选择高阻抗节点可能导致计算错误。解决：在输出节点接一个理想电压源（vsource， DC电压=0， AC幅度=1）作为探测点，测量流过该电压源的电流噪声，或使用专用的output probe元件。

5.2 相位噪声结果不合理

• 结果数值过大或过小：
  • 检查工艺角（Corner）。TT， SS， FF， SF， FS角的噪声特性差异巨大。仿真时一定要覆盖关键工艺角。
  • 检查温度设置。噪声功率与绝对温度成正比。
  • 确认仿真器的噪声模型是否全部开启。在模型文件中，noiMod参数需要设置为合适的值（如1或2）。
• 曲线形状怪异：
  • 在低频偏移处（如1Hz, 10Hz）出现剧烈震荡或异常值，这通常是仿真器外推导致，可以忽略，关注1kHz以上的数据。
  • 曲线在某个频点突然陡降，可能是扫描点数不足，在该频点附近增加采样点。

5.3 提升仿真效率的技巧

相位噪声仿真慢是出了名的，尤其是大型环形振荡器或包含数字控制逻辑的VCO。

1. 分层仿真：不要动不动就把整个PLL拉出来跑PNOISE。先单独仿真VCO核心，再仿真分频器，最后在系统级用行为模型或近似方法估算。
2. 合理设置精度：初次调试时，PSS和PNOISE都可以用moderate甚至liberal精度，快速验证电路功能和趋势。最终报告时再用conservative。
3. 利用保存的稳态信息：一旦PSS收敛，其稳态信息可以保存下来。下次如果你只修改了与噪声无关的参数（比如某个偏置电阻），可以尝试从保存的状态启动仿真，跳过耗时的PSS求解阶段。
4. 缩减不必要的扫描范围：如果只关心100kHz处的相位噪声，就没必要扫描从1Hz到100MHz。可以设置更精准的范围，或者使用single point模式。

5.4 从仿真到设计优化

仿真的最终目的是指导设计。当你得到一条不满意的相位噪声曲线时，应该从哪里入手优化？

• 优化近端 (1/f³) 噪声：
  • 增大振荡幅度：在功耗和电压裕度允许下，增大尾电流或优化LC谐振腔的阻抗，可以提升信号摆幅，改善信噪比。
  • 选择1/f噪声低的器件：PMOS的1/f噪声通常比NMOS小。在关键位置（如交叉耦合对）使用PMOS，或采用对称结构。
  • 使用滤波技术：在尾电流源处添加一个大的片上电容，可以滤除低频噪声，显著改善近端相位噪声。这就是著名的“尾电容滤波”技术。
• 优化中远端 (1/f² 和平坦区) 噪声：
  • 提高谐振腔Q值：对于LC振荡器，这是最有效的途径。选择高Q电感，优化版图减少寄生电阻。
  • 优化有源器件尺寸：增大交叉耦合对管的尺寸可以降低其沟道热噪声，但会增大寄生电容，影响频率调谐范围。需要折衷。
  • 降低噪声贡献占比：分析PNOISE的贡献度报告（在计算器中使用noiseSummary函数），找出噪声贡献最大的器件，针对性地优化。

最后，记住相位噪声仿真是一个“指导性”而非“绝对精确”的工具。它受模型精度、仿真设置影响很大。仿真结果与实测数据之间，由于封装寄生、PCB走线、测试仪器噪声等因素，存在一定差异是正常的。我们的目标是利用仿真，快速定位设计瓶颈，比较不同方案的相对优劣，将相位噪声优化到一个合理的、满足系统预算的水平，而不是追求仿真与测试的绝对吻合。在实际项目中，我通常会留出3-5dB的余量，以应对模型和实际制造之间的不确定性。