PCB大电流走线设计：从计算到铺铜与过孔阵列的工程实践

大电流走线怎么画？别只会说“加粗铜皮”

遇到板子上有大电流路径，很多人的第一反应就是“把线加粗”。这个思路没错，但只停留在“加粗”这一步，离真正可靠的设计还差得远。大电流走线不是简单的几何问题，它涉及到载流能力、温升、压降、工艺限制和可靠性，任何一个环节没处理好，轻则性能不达标，重则板子发热烧毁。

这篇文章不是讲理论公式的，而是从实际画板的角度，拆解从规划到出Gerber的完整流程。我会重点讲清楚：在Altium Designer、Allegro、PADS这些常用工具里，具体怎么操作，参数怎么设，以及为什么这么设。目标是让你画完的板子，不仅能通过DRC，更能经得起上电、满载和长时间运行的考验。

1. 先算清楚：你的线到底需要多“粗”？

加粗不是凭感觉。第一步必须是计算。但计算不是死记公式，而是要理解背后的变量。

1.1 核心公式与工具化理解

最常用的经验公式是IPC-2221标准推导出的线宽-电流关系。网上有很多“PCB线宽与电流对照表”，但直接查表风险很大，因为表格通常基于默认条件（如外层、温升10°C、铜厚1oz）。你的实际条件可能完全不同。

我更建议理解这个公式的逻辑，或者使用在线的PCB电流计算器（很多EDA厂商或PCB论坛都有）。计算时，你必须明确以下几个参数：

• 电流值 (I)：这是设计起点。不是芯片手册上的“最大电流”，而是要留有余量的“工作电流”。比如，一个最大3A的DCDC，我会按3.5A甚至4A来规划主功率路径。
• 允许温升 (ΔT)：这是关键的安全与可靠性指标。温升越高，所需线宽越小（因为散热要求低），但板子会更热。对于消费类产品，温升20-30°C可能可以接受；对于工业或密闭环境，可能要求10°C以内。温升选择直接决定了线宽和铜厚。
• 铜厚 (Thickness)：通常指成品铜厚。1oz（35μm）是最常见的。对于大电流，2oz（70μm）或更厚是首选，因为同样线宽下，载流能力几乎翻倍。这需要在PCB加工订单中明确指定。
• 布线层 (Layer)：内层和外层的散热能力不同。通常，外层（Top/Bottom）由于暴露在空气中，散热更好，同样线宽下载流能力比内层强约20-50%。计算器会区分这个选项。

一个实操建议：不要只算一个值。用计算器快速扫一遍不同场景。比如，固定电流3A，分别计算“1oz铜厚，温升20°C”和“2oz铜厚，温升10°C”下的线宽。你会立刻看到铜厚带来的巨大优势，这直接影响你的层叠和成本决策。

1.2 别忘了压降：长距离走线的隐形杀手

对于低压大电流系统（如3.3V/10A），走线电阻引起的压降可能比温升更早成为瓶颈。一段又细又长的走线，即使没发热，其电阻也可能导致末端电压跌落，使芯片工作异常。

简单估算方法：

1. 先根据上述方法确定满足温升的线宽（W）和铜厚（T）。
2. 查询或计算该走线结构的“方块电阻”。对于1oz铜，大约0.5毫欧/方块。
3. 计算走线长度（L）包含的方块数：方块数 = L / W。
4. 走线电阻 R = 方块电阻 * 方块数。
5. 压降 ΔV = I * R。

例如，一条给CPU核心供电的路径，电流8A，允许压降50mV。那么允许的最大走线电阻就是 R = ΔV / I = 0.05V / 8A = 6.25 毫欧。如果使用2oz铜（方块电阻约0.25毫欧），那么允许的方块数就是 6.25 / 0.25 = 25个方块。如果你的线宽是100mil（2.54mm），那么最大允许走线长度就是 25 * 2.54mm = 63.5mm。超过这个长度，要么加宽线，要么铺铜，要么换更厚铜箔，否则电压可能不够。

所以，大电流走线设计是“温升”和“压降”的双重约束。先算，再画。

2. 工具实操：从“一根线”到“一片铜”

算出了理论线宽，接下来就是在EDA工具里实现。这里的关键是：大电流路径优先使用“铺铜（Polygon Pour）”或“矩形填充（Fill）”，而不是简单的“走线（Track）”。因为铺铜的边界形状更灵活，载流面积通常更大。

2.1 Altium Designer 中的实现

AD里最灵活的方式是使用“铺铜”。

1. 规划与绘制：

   • 切换到需要布线的层（如Top Layer）。
   • 使用快捷键P->G放置铺铜。
   • 沿着你的大电流路径，画出铺铜的外形边界。这个边界应该尽量包围整个电流通道，并留出足够的安全间距给其他信号。

2. 网络与连接：

   • 在弹出的属性框中，将铺铜的网络（Net）设置为你的大电流网络（如“12V_IN”）。
   • 关键设置“Pour Over All Same Net Objects”，建议勾选。这样铺铜会自动连接同一网络上的焊盘和过孔，形成实心连接。

3. 重构与优化：

   • 放置铺铜后，使用T->G->M（多边形铺铜管理器）可以重新铺铜或修改属性。
   • 对于需要优化形状的地方，可以直接拖动铺铜的顶点，或者使用“铺铜挖空（Polygon Pour Cutout）”来避开敏感区域。

4. 过孔阵列（Via Stitching）：

   • 如果电流需要换层，必须在换层点放置过孔阵列，而不是一两个过孔。
   • 使用P->V放置过孔。先放一个，然后选中它，按Ctrl+C，再使用特殊粘贴（Edit -> Paste Special -> Paste Array），设置好行列数和间距，快速创建过孔矩阵。
   • 过孔参数：孔径不能太小。对于1-2A电流，0.3mm/0.6mm（孔径/焊盘径）可能够用；对于5A以上，建议用到0.4mm/0.8mm甚至更大。同样要查过孔的载流能力表。

注意AD中一个常见问题：有时修改线宽规则后，已有的走线不会自动更新。需要手动“重新走线”或使用“全局编辑（Filter -> Select All -> Change Width）”。对于铺铜，则需要重新铺铜（T->G->R）。

2.2 Allegro 中的实现

Allegro的思路类似，但操作逻辑是“绘制铜皮形状”。

1. 绘制静态铜皮：

   • 选择菜单Shape->Polygon或使用工具栏图标。
   • 在Options面板中，选择正确的层和分配网络。
   • 绘制铜皮外形。Allegro的铜皮绘制是“实时的”，画完闭合图形后自动填充。

2. 铜皮属性与编辑：

   • 铜皮绘制后，可以通过Shape->Select Shape or Void选中它，在右侧“Property”面板编辑网络、层等属性。
   • 动态铜皮（Dynamic Shape）会自动避让，但对于确定的大电流路径，使用静态铜皮（Static Shape）更可控，避免自动避让产生瓶颈。

3. 添加过孔阵列：

   • 使用Place->Via Arrays->Matrix可以快速创建矩形过孔阵列。
   • 在放置前，在Options面板设置好过孔类型、网络、行/列数、间距。
   • Allegro中更改过孔网络：如果过孔放错了网络，不要直接删。先确保飞线显示（Display->Show Rats->All），然后使用Logic->Net Schedule->Manual工具，点击过孔再点击目标网络，可以重新分配。

2.3 通用高级技巧：开尔文连接（Kelvin Connection）

当你的大电流路径同时用于供电和采样（如电流采样电阻、电源芯片的反馈脚）时，必须使用开尔文连接。这是热搜词里提到的“开尔文走线layout”的核心。

• 问题：如果采样点直接从大电流走线上引出，走线本身的电阻会引入测量误差。
• 解决：为采样信号单独提供一对细线，直接连接到采样元件的焊盘上。这对细线只用于测量，几乎不承载电流。
• 在Layout中的体现：
  1. 在原理图符号上，就将采样元件的两个采样管脚独立出来（如CS+和CS-）。
  2. PCB布局时，将采样电阻尽量靠近采样点。
  3. 布线时，从采样电阻的焊盘上，单独引出两根细线（10-20mil宽即可）连接到采样芯片的对应管脚。这两根线必须严格避免与主功率路径并联或近距离平行，最好从不同层走线，或者被地线包围隔离。
  4. 主功率电流的粗线/铜皮，则连接到采样电阻的另外两个焊盘。

这样，采样信号感知到的电压，就是采样电阻两端的真实压降，消除了走线电阻的影响。

3. 过孔：电流换层的咽喉要道

电流换层必须通过过孔。一个过孔的载流能力有限，通常只有1-2A（取决于孔径、镀铜厚度）。因此，大电流换层必须使用过孔阵列。

3.1 过孔载流能力与计算

和走线一样，过孔载流能力也取决于温升、孔径和镀铜厚度（通常与成品铜厚相关）。有经验公式和表格可查。一个非常粗略的估算：一个0.3mm孔径的过孔，在温升10°C下，载流能力约1A。

实操策略：

• 电流值 ÷ 单个过孔安全电流 = 所需过孔数量。然后在此基础上增加20%-50%的余量。
• 例如，5A电流，使用1A/孔的估算，至少需要5个。我会放7-8个，形成一个小矩阵。
• 过孔不要排成一条直线，尽量成矩形或梅花状分布，以均匀分布电流和热量。

3.2 在工具中高效放置过孔阵列

• Altium Designer：如前所述，使用“特殊粘贴阵列”是最高效的。也可以使用“Via Stitching/Shielding”工具（Tools->Via Stitching/Shielding->Add Stitching to Net），但需要仔细设置网格和边界。
• Allegro：Place -> Via Arrays -> Matrix是标准操作。对于不规则的区域，可以先放一个过孔，然后用Copy命令，在Options面板设置好偏移量和次数，进行复制。
• 注意网络：放置过孔阵列前，务必在工具选项栏（Options）中将活动网络（Active Net）设置为你需要的大电流网络。放错网络再批量修改非常麻烦。

3.3 避免“狗骨头”（Dogbone）形连接

在高速PCB设计里，为了阻抗连续，过孔与走线连接处有时会做成“狗骨头”形（加宽焊盘连接部）。但在大电流设计中，这通常不是问题，因为我们的连接本身就是大块铜皮。更重要的是保证铜皮到过孔焊盘的连接是实心的、足够的。在铺铜设置中，确保过孔的连接方式（Relief Connect还是Direct Connect）是实心连接（Direct）。对于散热焊盘，才需要考虑热 relief 连接。

4. 检查与验证：画完了，怎么知道行不行？

布线完成，DRC（设计规则检查）通过，只是第一步。针对大电流，还需要做专项检查。

4.1 视觉检查清单

1. 路径连续性：肉眼沿着电流从入口到出口扫一遍，确认没有意外的细颈（Neckdown）。特别是铺铜的拐角处、焊盘出口处，最容易无意中变细。
2. 层间连接：在每个换层点，确认是否有足够数量的过孔阵列。过孔是否都正确连接到了目标层的铜皮上。
3. 间距：大电流路径与相邻信号线，特别是敏感模拟信号、时钟信号的间距是否足够？建议至少3倍于常规间距，或者用地线包围隔离。
4. 焊盘连接：大电流元件的焊盘（如电感、MOSFET、连接器）是否被铜皮充分包裹？是否采用了“泪滴（Teardrop）”或直接实心连接？避免只有一根细线连到焊盘上。

4.2 利用工具进行简单电气验证

• 线宽检查：使用PCB工具的测量功能，随机抽查路径上最窄处的宽度，看是否满足计算值。
• 网络长度报告：有些工具可以报告特定网络的布线总长度。结合方块电阻，可以粗略估算总电阻和压降。
• DRC规则专项设置：可以为大电流网络设置独立的、更宽的“最小线宽”规则和“相同网络间距”规则，让DRC帮你卡住底线。

4.3 生产前的沟通：PCB工艺备注

你的设计意图必须清晰地传递给PCB板厂。在制板说明（Gerber文件或单独说明）中，务必注明：

1. 成品铜厚：明确写清楚，例如“外层2oz，内层1oz”。
2. 过孔处理：是否需要塞孔（Via Filling）或盖油（Tenting）？对于大电流过孔，有时要求“过孔镀铜加厚”。
3. 特殊要求：如果有特别大的电流，可以询问板厂是否可以做“镀金加厚”或“选择性加厚铜”。

5. 常见误区与进阶考量

5.1 误区一：只看线宽，不看铜厚

这是最典型的错误。问“5A电流需要多宽的线”之前，必须先问“用的是多厚的铜”。1oz下需要200mil的线，在2oz下可能只需要120mil，节省了大量板面积。

5.2 误区二：忽略内层电流能力

同样宽度，内层走线的载流能力比外层低。如果你在内层走大电流，要么进一步加宽线宽，要么增加铜厚，要么尽量避免长距离的内层大电流布线。

5.3 误区三：过孔数量不足或布置不当

在电流入口、出口和换层点，孤零零地放一两个过孔是绝对不够的。必须用阵列。并且，过孔阵列应尽量布置在电流路径上，而不是偏在一边。

5.4 进阶：散热与多层板设计

对于极端大电流（如数十安培），PCB走线本身可能成为散热瓶颈。

• 裸露铜皮（Exposed Copper）：在阻焊层（Solder Mask）上开窗，让铜皮裸露，可以涂敷焊锡来大幅增加载流能力和散热。这在一些电源模块上很常见。
• 增加散热过孔：在发热严重的器件（如MOSFET）下方或大电流铜皮上，密集打地过孔阵列，将热量传导到内层地平面或背面，辅助散热。
• 使用厚铜板或嵌铜条：对于超大规模电流，标准PCB工艺可能无法满足。需要考虑使用厚铜基板（如3oz, 4oz），或者在PCB中开槽嵌入铜条。

5.5 回流路径（Return Path）同样重要

电流总是要形成一个回路。大电流的回流路径如果设计不当（比如太细、不连续），会产生巨大的环路面积，带来严重的电磁干扰（EMI）问题。设计时，必须为每一条大电流流出路径，规划一条尽可能短、尽可能宽、尽可能紧贴的回流路径。通常，这就是地平面（Ground Plane）。确保大电流路径下方有完整的地平面作为回流参考，是控制EMI的关键。

画大电流走线，核心思路是从“电气性能”倒推“物理设计”。先算后画，用铜皮代替细线，用过孔阵列保证换层，最后用严格的视觉和规则检查来收尾。记住，你的目标不是画出一根漂亮的线，而是设计一条低阻抗、低温升、高可靠性的电流通道。下次再遇到大电流，别再只说“加粗”了，从计算铜厚和压降开始，用铺铜和过孔阵列把它做实。