在多层板硬件故障当中，很多系统死机、ADC 采样跳变、芯片工作异常，根源不是信号走线，而是电源供电质量恶化。多层板拥有完整电源层、地层，工程师普遍认为铺好电源地平面，摆放足够去耦电容，供电就没有问题。
一、什么是多层板 PDN 电源分配网络
PDN 从 VRM 电源芯片输出开始，经过 PCB 电源平面、地层、过孔、BGA 扇出，最终到达芯片电源引脚，再通过返回路径回到电源地。多层板电源层与地层相邻，中间介质会形成平面分布电容，这是多层板独有的特性，既有优势，也会带来谐振风险。PI 仿真分为直流仿真与交流仿真两大分支。直流 PI 仿真主要分析大电流下的 IR 直流压降，铜箔、过孔的直流电阻带来电压跌落；交流 PI 仿真分析宽频下 PDN 阻抗，判断在不同频率下电源网络阻抗是否低于芯片要求的目标阻抗，识别平面谐振频点。
二、直流 PI 仿真：IR 压降分析
直流仿真输入各个电源域负载电流，模拟电流在多层板铜箔、过孔当中流动，输出板上电压分布云图，定位大电流瓶颈：铜箔宽度不足、过孔数量过少，造成局部电压跌落超标。多层板内层电源铜皮虽然面积大，但电流集中在 BGA 引脚附近，如果过孔数量不足，会出现局部电压过低，芯片内核供电达不到规格，出现工作不稳定。直流 PI 仿真可以计算需要多少过孔，铜箔最小宽度，避免只依靠经验估算载流能力。直流仿真同时可以看到电流密度热点，识别过孔、窄颈铜箔位置电流过载，提前规避铜箔过热风险。
三、交流 PI 仿真：PDN 阻抗与平面谐振
交流 PI 仿真是多层板 PI 仿真的重点。芯片内部逻辑高速翻转，会瞬间抽取瞬态电流，如果 PDN 阻抗过高，电源电压就会出现波动，产生电源噪声。芯片 datasheet 会给出目标阻抗，全工作频段 PDN 阻抗必须低于目标阻抗。多层板电源平面与地平面组合，会产生平面谐振，在特定频率阻抗出现尖峰，即便摆放大量去耦电容，谐振频点阻抗依旧居高不下，这是仅靠手工摆放电容无法发现的问题，也是多层板特有的故障模式。仿真输出 PDN 阻抗‑频率曲线，找到阻抗尖峰对应的谐振频率。整改手段包括：调整电源地介质厚度，选用更薄介质提升平面固有电容；调整去耦电容容值组合，覆盖不同频率；修改平面分割，改变谐振腔体大小；增加局部并联电容抑制谐振峰。
四、多层板 PI 仿真建模的关键注意事项
建模必须导入真实的平面分割轮廓，不能使用完整理想电源平面。多层板多个电源域分割，分割缝隙会改变 PDN 谐振特性，简化模型会漏掉谐振风险。过孔模型不能省略，过孔存在寄生电感，去耦电容的过孔电感，会直接削弱高频去耦效果。很多工程师摆放大量 0402 电容，但是电容距离芯片引脚远、过孔长，仿真可以直观看到去耦效果大打折扣。区分电容 SPICE 模型，不能只用理想电容，电容 ESR、ESL 参数直接影响去耦效果，不同容值、封装的寄生参数差异很大。叠层设置，电源层紧邻地层，是 PI 性能最优叠层方案，仿真可以对比不同叠层方案 PDN 阻抗，辅助前期叠层选型。
五、PI 仿真典型工程问题案例
案例一：八层 FPGA 主控板，电源平面谐振，100MHz 附近阻抗尖峰超标，FPGA 偶尔报错。增加电容无法消除，通过仿真确认谐振腔体来自电源平面分割，修改分割轮廓，同时增加平面间分布电容，抑制谐振尖峰。案例二：大电流内核电源，IR 压降仿真发现 BGA 区域过孔数量不足，电压跌落超过规格阈值，提前增加过孔，避免实物大负载下芯片供电不足。案例三：去耦电容摆放距离芯片过远，仿真 PDN 高频阻抗居高不下，指导把小容值电容贴近 BGA 引脚摆放。
六、PI 仿真常见误区
误区 1：电容摆放越多，PDN 性能越好。电容本身存在寄生电感，数量堆叠到一定程度改善有限，甚至引发新的谐振，仿真可以找到最优容值组合，而不是盲目堆电容。误区 2：直流压降合格，交流电源质量就没问题。IR 压降是直流现象，PDN 谐振属于高频交流噪声，直流仿真完全无法反映谐振问题。误区 3：只有大电流板子才需要 PI 仿真。FPGA、高速处理器，即使电流不大，瞬态电流变化快，同样存在 PDN 阻抗超标风险。
