STM32以太网硬件接口详解：从MII/RMII到PHY驱动的实战指南-育师

1. 从芯片引脚到网络数据包：STM32以太网接口的硬件基石

当我们谈论在STM32这类微控制器上实现以太网功能时，很多人会立刻想到LWIP协议栈、Socket编程这些软件层面的东西。这没错，但如果你跳过硬件接口这一环，直接扎进代码里，很可能会在第一步就卡住——为什么PHY芯片死活初始化不成功？为什么用示波器量不到时钟？为什么ping不通？这些问题，十有八九都出在对底层硬件接口的理解不足上。

以太网接口的核心，是微控制器（MCU）与物理层芯片（PHY）之间的“对话协议”。STM32内部集成了以太网媒体访问控制器（MAC），但它只是个“指挥官”，负责组帧、CRC校验等逻辑工作。真正把数字信号变成能在网线上跑的差分信号的“士兵”，是外部的PHY芯片。而MII（媒体独立接口）和RMII（精简媒体独立接口），就是“指挥官”和“士兵”之间那套至关重要的“通信手语”。搞懂这套手语，是你打通STM32以太网任督二脉的第一步。

最近在调试一块基于STM32H7的工控板时，我就遇到了一个典型问题：系统上电后，网络指示灯常亮，但链路始终无法建立，读取PHY芯片的状态寄存器显示“无链路”。排查了电源、复位、晶振都没问题，最后用逻辑分析仪抓取MII接口的数据，才发现是MCU配置的时钟模式与PHY芯片期望的不匹配。这个坑让我意识到，对于嵌入式以太网开发，硬件接口的细节绝不是可以忽略的背景知识。

2. MII与RMII接口详解：信号、时序与选型逻辑

2.1 MII：经典但“臃肿”的并行接口

MII是早期定义的标准接口，它的设计思路很简单：用足够的信号线来换取简单的时序。你可以把它想象成一个8位并行数据总线。

核心信号线（共16根）：

TXD[3:0], TX_EN, TX_CLK: 发送数据组。MCU在TX_CLK的上升沿，将4位数据（TXD）和使能信号（TX_EN）发送给PHY。TX_CLK由PHY提供，频率固定为25MHz（10/100Mbps模式下）。
RXD[3:0], RX_DV, RX_ER, RX_CLK: 接收数据组。PHY在RX_CLK的上升沿，将4位数据（RXD）、数据有效信号（RX_DV）和可能的错误信号（RX_ER）发送给MCU。RX_CLK同样由PHY提供，固定25MHz。
CRS, COL: 载波侦听和冲突检测，用于半双工模式（现在基本不用了）。
MDIO, MDC: 管理数据接口，用于MCU配置和读取PHY芯片的内部寄存器（如连接状态、速度、双工模式）。

为什么需要这么多线？因为在100Mbps速率下，数据速率是100M bit/s。如果每个时钟周期传输4位（一个半字节），那么所需的时钟频率就是100M / 4 = 25MHz。这是一个在当时技术条件下非常容易生成和处理的时钟频率。MII的优点是时序简单，对MCU端的要求低，但缺点显而易见：信号线太多（16根），非常占用宝贵的PCB布板空间和MCU的IO引脚。

2.2 RMII：为嵌入式而生的精简方案

RMII就是为了解决MII的“臃肿”问题而生的，它被广泛应用于STM32等嵌入式芯片。其核心思想是：在保持数据吞吐率不变的前提下，通过提高时钟频率来减少数据线数量。

核心变化（信号线减至8根）：

数据线减半：TXD[1:0]和RXD[1:0]，从4位减为2位。
时钟统一：取消了独立的TX_CLK和RX_CLK，引入一个REF_CLK参考时钟。这个时钟必须是50MHz，并且要非常精准。
功能合并：RX_DV信号同时承担了指示数据有效的功能。

关键逻辑：100Mbps的数据速率，现在需要用2位数据线来承载。那么，每个REF_CLK周期需要传输的比特数就是 100Mbps / 50MHz = 2 bit。完美匹配！因此，在REF_CLK的上升沿，TXD[1:0]上会出现2位待发送的数据；在REF_CLK的上升沿，MCU也从RXD[1:0]上采样2位接收到的数据。

REF_CLK的来源是核心痛点：

PHY提供模式：PHY芯片外接25MHz晶振，内部倍频到50MHz后，通过REF_CLK引脚输出给MCU。这是最常见的方式。
MCU提供模式：MCU（如STM32）内部或外部有一个50MHz的时钟源，直接输出给PHY的REF_CLK引脚。这种方式要求MCU的时钟精度足够高。
外部时钟源模式：由一个独立的50MHz有源晶振同时提供给MCU和PHY。

注意：RMII规范要求REF_CLK的时钟精度必须在±50ppm以内，否则可能导致数据采样错误，引起丢包。这是RMII设计中最容易出问题的地方。我曾遇到过因为使用了精度较差的贴片晶振，导致网络在大数据量传输时CRC错误激增的情况。务必选择高质量、高精度的时钟源。

2.3 MII vs. RMII：如何做出选择？

对于STM32开发者，选择通常很明确：

优先选择RMII：除非你的硬件设计早于RMII的普及，或者使用的旧款PHY芯片不支持RMII。RMII节省了约一半的IO，极大地简化了PCB布线，尤其是在多层板、空间紧凑的设计中优势巨大。STM32的以太网外设对RMII的支持也非常完善。
考虑MII的情况：
- 需要支持1000Mbps（千兆）以太网。MII有一个演进版本叫GMII（千兆MII），而RGMII（精简GMII）虽然线数少，但时序更复杂（双沿采样）。
- 你的PHY芯片只支持MII接口。
- 你的硬件平台IO资源极其充裕，且已有一套成熟的MII布局布线方案。

实操心得：在画原理图时，即使MCU和PHY都支持RMII，我也建议把MII的备用信号线（尤其是额外的TXD/RXD）用测试点引出来。这在调试初期，当你怀疑是RMII模式配置有问题时，可以快速切换到MII模式进行验证，这是一个非常有效的隔离问题的手段。

3. 时钟架构与PCB布局：决定链路稳定性的隐形之手

硬件接口的稳定性，一半取决于原理图设计，另一半则取决于PCB布局布线。对于RMII和百兆以太网，以下两点是生命线。

3.1 精确的50MHz时钟链

时钟是数字电路的脉搏。对于RMII，这个脉搏就是50MHz的REF_CLK。

方案选择与陷阱：

推荐方案（PHY提供时钟）：PHY芯片外接一个25MHz的无源晶体，在其内部锁相环（PLL）中倍频至50MHz，然后通过REF_CLK引脚输出。这是最稳定、最常用的方案。你需要确保原理图中PHY的XTAL_IN/XTAL_OUT引脚连接到晶体的两端，并配妥负载电容（通常20pF，具体看芯片手册）。
高风险方案（MCU提供时钟）：由STM32的MCO（主时钟输出）引脚或其他GPIO（配置为复用推挽输出）产生50MHz时钟。强烈不推荐！除非你使用STM32的高性能系列且时钟树配置绝对精准，否则普通的HSI（内部高速RC振荡器）精度（通常±1%）远达不到±50ppm（即±0.005%）的要求，必然导致通信失败。
高成本方案（外部有源晶振）：使用一个独立的50MHz有源晶振（OSC）同时驱动MCU和PHY。稳定性最好，但增加了BOM成本和布局面积。适用于对网络稳定性要求极高（如工业控制）的场景。

调试技巧：当网络不通时，第一件事就是用示波器测量REF_CLK引脚。看三点：1.频率是否接近50.000MHz？2.幅度是否达到芯片IO电平要求（通常3.3V）？3.波形是否干净，过冲和振铃是否严重？一个畸变的时钟信号会污染所有基于它采样的数据。

3.2 PCB布局布线黄金法则

网络信号（尤其是RMII的50MHz时钟和数据线）属于“高速数字信号”，必须遵循高速布线规则。

阻抗控制：MII/RMII信号线（TXD, RXD, REF_CLK等）应做单端50欧姆阻抗控制。这需要与PCB板厂沟通，根据你的板层叠构（如4层板：顶层-地-电源-底层）和线宽线距来计算。
等长布线：REF_CLK到MCU和PHY的走线长度应尽量短且等长。TXD[1:0]两组信号线之间要走线等长，RXD[1:0]两组信号线之间也要走线等长。误差控制在150mil（约3.8mm）以内为宜。等长的目的是保证信号同时到达，避免建立保持时间违例。
远离干扰源：布线必须远离电源、电机驱动、继电器、晶振等噪声源。最好在完整的地平面（GND Plane）上方走线，为信号提供最短的回流路径。
PHY的模拟部分隔离：PHY芯片的TX+/TX-， RX+/RX-（连接到RJ45变压器）是模拟差分信号，非常敏感。这部分电路（包括变压器、终端电阻、共模电感）的地应该使用独立的“模拟地”（AGND），并通过磁珠或0欧电阻单点连接到主数字地（DGND）。电源也最好使用独立的LDO供电，并用π型滤波器（磁珠+电容）进行退耦。
去耦电容要靠近：MCU和PHY芯片的每个电源引脚，都必须有至少一个100nF的陶瓷去耦电容，并且尽可能靠近引脚放置。这是保证芯片内部高速开关电路稳定工作的基础。

血的教训：我曾接手过一个旧项目，网络时通时断。检查代码和配置均无果。最后用热风枪吹一下PHY芯片周围的PCB区域，网络就稳定了；冷却后故障复现。最终发现是PHY芯片的1.2V内核电源去耦电容（一个10uF的陶瓷电容）布局过远，且焊盘有微裂纹，导致电源纹波巨大。更换并贴近放置后问题彻底解决。不要小看任何一个电容的摆放！

4. PHY芯片驱动与链路建立：软件如何与硬件握手

硬件准备就绪后，下一步就是让STM32的MAC驱动PHY芯片。这个过程主要通过SMI（串行管理接口，即MDIO/MDC）来完成。

4.1 SMI总线：读写PHY寄存器的通道

MDIO是一根双向数据线，MDC是时钟线，由MAC产生。协议很简单，类似于I2C。STM32的HAL库或LL库提供了完整的SMI读写函数（如HAL_ETH_WritePHYRegister,HAL_ETH_ReadPHYRegister）。

关键PHY寄存器（以常用芯片LAN8742A为例）：

基本控制寄存器（BMCR - 0x00）：软件复位（bit 15）、重启自动协商（bit 9）、设置速度（bit 13,8）和双工模式（bit 8）等。上电后第一步通常是向该寄存器写入0x8000进行软件复位，等待复位完成（读回bit 15为0）。
基本状态寄存器（BMSR - 0x01）：读取链路状态（bit 2）、自动协商完成状态（bit 5）等。
PHY标识寄存器（PHYID1/2 - 0x02/0x03）：读取PHY的OUI和型号，用于驱动识别。
自动协商通告寄存器（ANAR - 0x04）：声明本端支持的能力，如10M半/全双工、100M半/全双工。
链接伙伴能力寄存器（LPAR - 0x05）：读取对端（交换机或电脑）支持的能力。

4.2 链路建立流程与代码框架

一个健壮的PHY初始化流程如下：

// 伪代码，基于STM32 HAL库 ETH_HandleTypeDef heth; void PHY_Init(void) { uint32_t regValue = 0; // 1. 硬件复位（通过GPIO控制PHY的RST引脚拉低至少1ms再拉高） HAL_GPIO_WritePin(PHY_RST_GPIO_Port, PHY_RST_Pin, GPIO_PIN_RESET); HAL_Delay(10); HAL_GPIO_WritePin(PHY_RST_GPIO_Port, PHY_RST_Pin, GPIO_PIN_SET); HAL_Delay(50); // 等待PHY硬件复位稳定 // 2. 软件复位（通过SMI） HAL_ETH_WritePHYRegister(&heth, PHY_ADDR, PHY_REG_BMCR, 0x8000); do { HAL_ETH_ReadPHYRegister(&heth, PHY_ADDR, PHY_REG_BMCR, &regValue); } while (regValue & 0x8000); // 等待软件复位完成 // 3. 配置自动协商（告诉对方我能做什么） // 假设我们支持100M全双工和100M半双工 HAL_ETH_WritePHYRegister(&heth, PHY_ADDR, PHY_REG_ANAR, 0x01E1); // 4. 重启自动协商 HAL_ETH_ReadPHYRegister(&heth, PHY_ADDR, PHY_REG_BMCR, &regValue); regValue |= (1 << 9); // 设置bit 9: 重启自动协商 HAL_ETH_WritePHYRegister(&heth, PHY_ADDR, PHY_REG_BMCR, regValue); // 5. 轮询等待链路建立 uint32_t timeout = 0; do { HAL_Delay(100); HAL_ETH_ReadPHYRegister(&heth, PHY_ADDR, PHY_REG_BMSR, &regValue); timeout++; } while (!(regValue & 0x0004) && timeout < 50); // 检查bit 2: 链路建立 if (timeout >= 50) { printf("PHY Link Down!\r\n"); // 此处可加入失败处理，如检查硬件连接、重新初始化等 } else { printf("PHY Link Up!\r\n"); // 6. （可选）读取最终协商结果（速度、双工模式） HAL_ETH_ReadPHYRegister(&heth, PHY_ADDR, PHY_REG_ANLPAR, &regValue); // 解析regValue，得知当前是100M全双工还是半双工 } }

4.3 常见链路问题排查清单

如果PHY_Init()函数报告链路失败，请按以下顺序排查：

物理连接：网线是否插好？换一根网线试试？连接到交换机或电脑的端口指示灯是否亮起？
电源与复位：用万用表测量PHY芯片的VDD（通常是3.3V和1.2V）是否正常？复位引脚在上电后是否为高电平？
时钟：用示波器测量REF_CLK引脚是否有50MHz方波？幅度是否够？测量PHY的XTAL_IN引脚是否有25MHz正弦波？
SMI通信：PHY芯片有一个或多个地址选择引脚（PHYAD[2:0]），通过上下拉电阻配置。确保STM32代码中使用的PHY_ADDR与硬件配置一致。可以用示波器或逻辑分析仪抓取MDC和MDIO波形，看读写时序是否正确。
寄存器读写：尝试读取PHY标识寄存器（0x02和0x03）。如果读不到正确的厂商ID和型号ID，说明SMI通信失败或PHY芯片损坏。
自动协商：有些老旧设备或特定交换机端口可能关闭了自动协商。可以尝试在代码中强制设置速度和双工模式（配置BMCR寄存器，关闭自动协商，手动设置bit 13,8）。
PCB与焊接：检查RMII信号线是否有短路、虚焊？尤其是REF_CLK这类关键信号。对于BGA封装的PHY，重新焊接或使用热风枪局部加热有时能解决因焊接不良导致的问题。

一个真实的调试案例：设备在实验室测试一切正常，但到客户现场有5%的机器无法联网。排查发现，客户现场的交换机是10M/100M自适应的，而我们PHY的自动协商通告寄存器默认只通告了100M全双工能力。当链路质量稍差（网线过长、干扰大）时，协商可能失败。解决方法是在自动协商通告寄存器（ANAR）中同时加入10M全双工和半双工的能力声明，让PHY在100M链路不稳定时可以降速到10M连接，保证了最基本的连通性。代码上只需将写入ANAR的值从0x01E1（100M全/半）改为0x0DE1（增加10M全/半）。这个案例说明，鲁棒性设计需要考虑到最差的应用环境。

5. 以太网帧的硬件处理：CRC、Padding与MAC过滤

当物理链路建立后，数据包就开始在MAC和PHY之间流动了。STM32的以太网MAC（媒体访问控制器）硬件会自动处理很多底层细节，理解这些细节对编写高效、稳定的驱动和协议栈至关重要。

5.1 自动CRC添加与校验

这是MAC层最重要的功能之一。发送时，当你把完整的以太网帧（从目的MAC地址到数据负载）写入MAC的发送FIFO后，MAC硬件会自动计算帧的最后4个字节（CRC32），并附加在帧尾发送出去。接收时，MAC硬件会对包括CRC在内的整个帧进行校验。如果校验错误，MAC通常会自动丢弃该帧，并通过状态寄存器告知CPU，而不会产生接收中断或放入接收描述符中。

注意：这意味着你在组包时，千万不要自己计算并填充CRC字段！你只需要提供从目的MAC地址到数据负载的部分。同样，当你从接收描述符中读取到一个完整的帧时，帧的末尾已经包含了CRC，如果你需要将原始帧数据用于其他用途（比如存储），记得这最后4个字节是CRC，通常需要剥离。

5.2 自动Padding（帧填充）

以太网帧规定最小长度为64字节（从目的MAC地址到CRC，不含前导码和SFD）。如果上层给你的数据太短，比如一个ARP请求包只有46字节负载（整个帧=14字节头部+46负载=60字节，小于64），MAC硬件在发送时会自动在负载后面填充零（Padding），直到整个帧长度达到64字节。

这个特性带来一个关键影响：接收方看到的帧长度，永远是大于等于64字节的。如果你需要知道原始数据的确切长度，必须在你的协议负载中自带长度字段（就像IP头里的Total Length字段一样），而不能依赖MAC告诉你的帧长度。

实操陷阱：在实现一个简单的自定义协议时，我直接使用了MAC接收描述符中报告的长度。结果发现，当发送短帧时，接收端读到的数据后面总跟着一堆零，导致协议解析错误。正确的做法是：协议包的第一个字段设计为2字节的“有效负载长度”，发送方填充实际数据长度，接收方根据这个字段来截取有效数据，忽略后面的Padding零。

5.3 MAC地址过滤与混杂模式

STM32的MAC支持多个MAC地址过滤器，最常用的是：

单播精确过滤：MAC只接收目的地址与自己MAC地址完全匹配的帧。
广播过滤：接收目的地址为FF:FF:FF:FF:FF:FF的广播帧。
多播过滤：通过哈希过滤机制，可以过滤特定的多播地址（如IPv6组播）。
混杂模式：关闭所有过滤，接收网络上所有的帧。这是网络抓包和分析（类似Wireshark）的基础。

在初始化MAC时，你需要配置这些过滤器。对于大多数嵌入式设备，只需开启单播精确过滤和广播过滤即可。如果你需要实现ARP协议，就必须接收广播帧（因为ARP请求是广播的）。如果你在调试网络问题，临时开启混杂模式，可以让你看到线路上所有的数据包，非常有用。

配置代码通常如下（基于HAL库）：

ETH_MACFilterConfigTypeDef filterConfig; filterConfig.PromiscuousMode = ETH_PROMISCUOUS_MODE_DISABLE; // 关闭混杂模式 filterConfig.UnicastFilterMode = ETH_UNICAST_FILTER_PERFECT; // 单播精确过滤 filterConfig.BroadcastFilter = ETH_BROADCASTFILTER_ENABLE; // 接收广播 filterConfig.MulticastFilter = ETH_MULTICASTFILTER_HASH; // 多播哈希过滤（或禁用） filterConfig.MulticastFilterTableHigh = 0; filterConfig.MulticastFilterTableLow = 0; filterConfig.MulticastFilter = ETH_MULTICASTFILTER_NONE; // 或者直接禁用多播过滤 HAL_ETH_ConfigMACFilter(&heth, &filterConfig);

6. 中断与DMA描述符：高效数据搬运的核心机制

STM32的以太网外设通过DMA（直接存储器访问）在片内RAM和网络之间搬运数据，极大地减轻了CPU负担。理解其工作流程是编写高性能网络应用的关键。

6.1 发送与接收流程

发送流程：
- CPU准备一个数据包，放入内存缓冲区。
- CPU将这个缓冲区的地址、长度等信息，填充到一个“发送描述符”（一个结构体）中，并设置“由DMA拥有”的标志。
- CPU启动发送（或DMA检测到有待发送描述符）。
- DMA引擎读取描述符，找到缓冲区，将数据通过MAC和PHY发送出去。
- 发送完成后，DMA清除“由DMA拥有”的标志，并可选地产生发送完成中断。
- CPU轮询或通过中断得知发送完成，可以回收该缓冲区。
接收流程：
- CPU初始化一组“接收描述符”，每个都指向一个空的缓冲区，并设置“由DMA拥有”的标志。
- 当PHY收到一个帧，MAC校验通过后，DMA引擎会寻找一个“由DMA拥有”的接收描述符。
- DMA将收到的数据写入该描述符指向的缓冲区。
- 写入完成后，DMA清除“由DMA拥有”的标志，更新描述符中的帧长度、状态等信息，并可选地产生接收中断。
- CPU轮询或通过中断得知有新帧到达，从描述符中读取缓冲区地址和帧长度，处理数据。
- 处理完毕后，CPU重新将该描述符的标志置为“由DMA拥有”，并放回接收队列，等待下一次接收。

6.2 描述符链表与缓冲区管理

描述符通常是一个结构体数组，在内存中连续存放，形成链表。STM32的驱动库（如HAL）会帮你初始化这个链表。

缓冲区管理策略至关重要：

发送缓冲区：可以动态分配。通常是在需要发送时，临时申请一块内存（或从内存池分配），组包，挂载到空闲的发送描述符上，发送完成后释放。
接收缓冲区：必须预先分配好并保持长期有效。通常是在初始化时，分配一个大的缓冲区池（比如多个2KB的缓冲区），然后将它们分别挂载到每个接收描述符上。绝对不能在中断服务程序（ISR）中释放或重新分配当前正在使用的接收缓冲区。处理完数据后，只需将描述符的控制权交还给DMA即可。

常见错误：接收缓冲区太小。如果网络上传来的帧（比如一个1500字节的TCP数据包）大于你的接收缓冲区，DMA会触发“溢出”错误，帧会被丢弃。对于标准以太网，接收缓冲区建议至少为1522字节（1518字节最大帧+4字节CRC+一些对齐开销）。在HAL库中，可以通过ETH_RX_BUF_SIZE宏来定义。

6.3 中断处理优化

以太网中断可能由多种事件触发：帧接收完成、帧发送完成、总线错误、接收缓冲区不可用等。在中断服务函数中，应该只做最少量的工作：清除中断标志、将描述符索引或事件标志传递给一个任务（如FreeRTOS的二进制信号量或任务通知），然后立刻退出。繁重的数据包处理（如协议栈解析）应该在一个独立的、低优先级的任务中完成。

// 简化的中断服务函数示例 void ETH_IRQHandler(void) { HAL_ETH_IRQHandler(&heth); // 调用HAL库的公共处理函数 } // 在HAL_ETH_IRQHandler中，会调用你的回调函数 void HAL_ETH_RxCpltCallback(ETH_HandleTypeDef *heth) { // 只是给出一个信号，通知有数据包收到 BaseType_t xHigherPriorityTaskWoken = pdFALSE; xSemaphoreGiveFromISR(rxSemaphore, &xHigherPriorityTaskWoken); portYIELD_FROM_ISR(xHigherPriorityTaskWoken); } // 在网络处理任务中 void NetworkTask(void *argument) { while(1) { // 等待信号量 if(xSemaphoreTake(rxSemaphore, portMAX_DELAY) == pdTRUE) { // 处理所有已接收的数据包 process_received_frames(); } } }

这种“中断+任务”的架构，避免了在中断中处理协议栈导致的实时性下降，也防止了因为处理一个大数据包而延误其他中断的响应。

7. 进阶话题：时间戳、EEE与链路状态检测

对于有更高要求的应用，STM32的以太网MAC还提供了一些高级功能。

7.1 硬件时间戳（IEEE 1588 PTP）

工业自动化、电力同步等领域需要微秒甚至纳秒级的时间同步。STM32的以太网MAC集成了IEEE 1588 Precision Time Protocol（PTP）硬件支持。它可以精确地记录数据包发送和接收的瞬间时间（打时间戳），修正网络延迟，实现分布式系统的时钟同步。

启用此功能需要在MAC初始化时进行复杂配置，并处理PTP协议栈。它对于普通的数据传输应用不是必需的，但如果你在做运动控制、数据采集同步等，这就是一个杀手锏功能。

7.2 节能以太网（EEE）

EEE是一种节能机制，在链路空闲时，PHY和MAC可以进入低功耗状态，当有数据需要传输时再快速唤醒。这对于电池供电的物联网设备很有意义。配置EEE通常涉及PHY寄存器的特定设置，并且需要链路两端的设备（你的设备和交换机）都支持才能生效。

7.3 链路状态中断与自动重协商

除了轮询PHY的状态寄存器，更高效的方式是使用链路状态变化中断。许多PHY芯片有一个中断引脚（INT或nINT），可以连接到STM32的GPIO外部中断。当链路从“断开”变为“连接”，或速度/双工模式改变时，PHY会触发这个中断。

在中断服务函数中，你可以快速读取PHY的状态寄存器，获取新的链路信息，并据此重新配置MAC（比如速度从100M变为10M）。这比持续轮询要省电和及时得多。

实现步骤：

在PHY初始化时，配置相应的中断使能寄存器，让PHY在链路变化时产生中断。
配置STM32的GPIO引脚为外部中断模式，下降沿或上升沿触发。
在GPIO中断服务函数中，读取PHY的中断状态寄存器以确认事件来源，然后读取主状态寄存器获取最新链路信息。

掌握从MII/RMII硬件接口到PHY驱动，再到MAC高级功能的完整链条，意味着你不仅能让STM32“连上网”，更能让它稳定、高效、可靠地在复杂网络环境中工作。这些知识是构建一切上层网络应用（HTTP服务器、MQTT客户端、TCP/IP通信）的坚实基石。下次当你用STM32轻松ping通一台电脑时，希望你能想起在这条数据通路背后，这些精密协作的硬件模块与严谨的软件控制逻辑。