嵌入式工程师必懂：JTAG调试接口原理、排查技巧与安全禁用

做嵌入式这些年，我越来越觉得JTAG像一门语言：每一块芯片都在讲它，调试器也在讲它，但真正能流利“说”JATG的工程师，并没有想象中那么多。很多次被人拉去救火，现象无非是调试器连不上、程序烧不进去、板子变砖，绕了一大圈，根因都落在JTAG的几个细节上。这篇文章不打算做成IEEE 1149.1的翻译稿，而是想从一个常年跟JTAG打交道的工程师视角，把这门“语言”的语法、词汇、连线和那些坑讲透，看完你至少能回答三个问题：JTAG到底怎么工作？连不上时怎么一步步定位？怎么安全地关掉JTAG而不把自己锁死？

1. 重新认识JTAG：它不是为调试而生的调试口

1.1 从边界扫描测试说起

很多人默认JTAG是“调试下载口”，这其实是把结果当成了原因。JTAG标准IEEE 1149.1最初由联合测试行动组提出，目的非常朴素：电路板复杂了以后，物理探针很难覆盖每一个芯片引脚，尤其是BGA封装焊在板子上，引脚在肚子底下，想测开路短路根本无从下手。于是大家想了一个办法——在芯片每个IO引脚和内部逻辑之间串联一个移位寄存器单元，外部通过专用测试接口把数据“扫”进去，读出来，就像给整块板子做了一次CT扫描。这套机制叫边界扫描，它能让你不依赖物理探针，只靠一根串行链路把所有引脚状态看清楚。

所以JTAG名字里的“Test”才是它的本行。后来芯片厂商发现，这套串行接口不仅能测引脚，还能访问芯片内部调试逻辑，于是把在线调试、Flash编程、熔丝配置这些功能全挂在了同一条链路上。这才有了我们今天熟悉的“JTAG下载器”“JTAG调试口”。

1.2 今天的JTAG到底能干什么

以我手头常用的几类芯片为例，JTAG的能力可以分四层：

• 边界扫描测试：用EXTEST、SAMPLE等指令读引脚电平，做板级互连测试。产线ICT设备覆盖不到的地方，就靠它补。
• 在线调试：读写内核寄存器、断点单步、查看内存，这是ARM、RISC-V等内核最常用的调试通道。
• Flash编程：通过JTAG把固件灌进Nor Flash、NAND Flash或者芯片内部Flash，JTAG口因此成了烧录器的主力接口。
• 安全控制：读写选项字节、配置读保护等级、熔断JTAG本身。量产保护、防抄板都是在这一层做文章。

这里想强调一个认知：JTAG不只是一根线、一个连接器，它是一套完整的串行协议+状态机+寄存器体系。理解这个体系，才有资格说“会讲JTAG”。否则你只是会用软件点几个按钮，一旦出问题，连问题出在哪个环节都说不清。

1.3 为什么“会用下载器”不等于“会JTAG”

我见过不少工程师，IDE里选好芯片型号，点下载，能烧进去就算完事。可一旦换了新板子、新芯片、新调试器，各种怪问题就冒出来了：要么提示找不到目标，要么读IDCODE全FF，要么烧一半报错。这些问题的根源，往往不是软件设置错了一个复选框，而是你对JTAG链路上的信号行为没有概念。

打个比方：你用微信发消息不需要懂TCP/IP，但网络断了你要能判断是Wi-Fi问题、运营商问题还是对端关机。JTAG也一样，图形化工具替你屏蔽了协议细节，但它屏蔽不了物理世界的不确定性。所以我建议每个做嵌入式、做FPGA、做板级硬件的人，都花点时间把JTAG的状态机和时序搞明白。这篇文章后面几章，就是按这个思路展开的。

2. JTAG的工作机制：状态机是语法，寄存器是词汇

2.1 TAP状态机：一次对话的完整流程

JTAG的所有操作都离不开一个叫TAP（Test Access Port，测试访问端口）的状态机。它有16个状态，在TCK时钟沿到来时，根据TMS引脚的电平跳转。你可以把它理解成两个人对话时的流程控制：什么时候该听、什么时候该说、什么时候结束，都由状态机决定。

核心状态就五个，其他都是过渡：

• Test-Logic-Reset：上电或复位后的默认状态，此时JTAG逻辑不工作。
• Run-Test/Idle：空闲状态，等待指令。
• Shift-IR：移入指令位。
• Shift-DR：移入或移出数据位。
• Update-IR / Update-DR：把移位寄存器里的内容锁存到实际指令寄存器或数据寄存器。

想对一个芯片JTAG TAP做操作，标准流程是：进入Shift-IR，把指令bit一位一位从TDI送进去，然后Enter Shift-DR，根据指令要求移入/移出数据。我用一个“读IDCODE”的典型TMS序列来演示，这一串电平就是JTAG的“一句话”：

看见没有，整段对话就是在IR和DR之间来回切换。只要TAP状态机卡住，后面所有操作都会失败。这也是为什么JTAG连接不上时，我会先看TCK上有没有时钟、TMS能不能把状态机推到Shift状态——那是在给JTAG“试音”。

2.2 指令和数据寄存器：JTAG的词汇表

TAP状态机决定了“怎么说”，指令寄存器决定“说什么”。标准里有一些必选指令，厂商又各自扩展：

• BYPASS：旁路指令，把当前芯片的数据寄存器旁路为1位，让JTAG链快速穿过当前器件去访问链上其他器件。多片级联时特别重要。
• IDCODE：读32位标识码，包含版本号、厂商JEDEC编号、器件编号。调试器连不上时，先读IDCODE也是最基本的探活手段。
• EXTEST：外部测试，捕获引脚输入状态，同时向引脚输出指定电平，用来测板级开路短路。
• SAMPLE/PRELOAD：边采样边预装载，不影响芯片正常运行，常用于在线观测。
• 厂商私有指令：比如ARM的DPACC/APACC（访问Debug Port和Access Port）、FPGA的JPROGRAM/JSTART、Flash的编程指令等。

数据寄存器则是跟着指令走的，最简单的BYPASS寄存器只有1位，IDCODE寄存器32位，ARM调试的DP/AP寄存器33位（带1位奇偶校验）。你操作的是哪条指令，就决定了移位寄存器链上有多少位。很多新手烧录失败，其实就是指令和DR长度没对齐，数据移错位了。

2.3 为什么调试器能“认识”你的芯片

调试器第一次连接一片未知芯片时，做的事情和人类搭讪很像：先发一个IDCODE指令，从TDO收32位数据。这32位里包含了JEDEC厂商号、器件号、版本号，调试器软件拿它和内置的芯片数据库比对，对上了就自动加载对应的target配置。比对不上就报“Unknown target”或者“Cannot find IDCODE”。

知道这个机制，很多问题就有了排查方向。比如你连上一块板子，调试器显示IDCODE全1或全0，基本可以判断TDO线上没有有效数据——要么TAP没跑起来，要么芯片根本没进入JTAG模式。如果IDCODE是另一个芯片的编号，比如你手上明明是A品牌MCU，读出来却是B品牌的，说明你的TDI/TDO串到别的器件上了，或者链上有多片芯片而你没有正确旁路前面的。

这一章的内容建议配合逻辑分析仪实操一遍，抓一次IDCODE读取全过程，亲眼看看TMS怎么跳、TDI怎么进、TDO怎么出。一旦建立起这个“波形图像”，以后排查JTAG问题你会比靠猜的人快十倍。

3. 引脚定义与硬件连接：从原理图到实物之间的坑

3.1 标准四线加附件：TCK、TMS、TDI、TDO

JTAG最核心的信号其实只有四个：

• TCK：测试时钟，由调试器输出，给TAP状态机提供节拍。
• TMS：测试模式选择，由调试器输出，决定状态机的跳转路径。
• TDI：测试数据输入，由调试器输出，在TCK上升沿被目标采样。
• TDO：测试数据输出，由目标输出，在TCK下降沿更新数据。

这四根线是任何JTAG接口都跑不掉的。此外常见的还有TRST（测试复位，可选项）、SRST（系统复位，可选项）、VTREF（参考电压，用来检测目标板电平）、RTCK（返回时钟，目标板时钟慢时让调试器自适应）。

选型时要记住一个原则：TCK是时钟，TMS/TDI在TCK沿采样，TDO在另一个沿输出，这保证了数据不会在同一个沿竞争。真正的JTAG设备对时序要求不算苛刻，但如果你用杜邦线飞了20厘米，还把TCK频率拉高到10MHz，波形沿会变差，出现概率性连接失败非常正常。

3.2 常见的连接器封装

不同ARM芯片、FPGA、CPU，JTAG连接器长得不一样，但信号本质相同。我用得最多的是ARM 20-pin标准，定义如下：

注意偶数脚基本都是地，这是故意设计的：相邻信号之间用地隔开，减少串扰，也方便手工飞线。很多国产调试板、开发板用的是10-pin或者14-pin简化座，但信号排列逻辑类似。

3.3 引脚连接里最容易翻车的三个点

1. TDI/TDO方向搞反。TDI是进芯片的，TDO是出芯片的。调试器和目标板之间必须TDI接TDI、TDO接TDO。有些转接板内部已经做了交叉，有些人手工飞线没注意，结果就是数据完全对不上。

2. 参考电压VTREF必须接对。很多调试器通过VTREF检测目标板电平，决定输出脚的电平标准。目标板是3.3V，你却把VTREF悬空，调试器可能输出错误电平甚至不启动。我调试一块5V供电的老ARM9板子时，调试器一开始怎么都连不上，最后发现VTREF被接到5V，而调试接口的IO只有3.3V耐压——不仅连不上，再久一点可能烧IO。

3. TCK/TMS上拉的问题。标准JTAG建议TCK有下拉、TMS有上拉，保证复位时TAP落在确定状态。但实际很多廉价开发板为了省电阻把这些上下拉省了。如果你的板子在调试器连接前TMS悬空，上电瞬间TAP可能在任意状态，需要调试器多做几次状态机复位才能连上。遇到“连接一轮失败、重试一次成功”的怪现象，优先查这个。

3.4 SWD：ARM系特有的“精简版JTAG”

值得单独提一下SWD。ARM从Cortex-M内核开始，把JTAG精简成了两线：SWCLK和SWDIO。SWCLK就是TCK，SWDIO复用TMS，数据线变成双向。两线占的引脚少，速度快，还能在低引脚数封装上省出宝贵的IO。

不少人以为SWD是另一套东西，其实它的底层依然是JTAG那套思想：一个状态机，移指令，移数据。只不过ARM做了优化，把指令寄存器变成5位，还加了线协议上的序列握手（比如先发送16位的JTAG-to-SWD切换序列）。理解这一点，你就能明白为什么ST-Link既能用JTAG又能用SWD，而且SWD连接时看到的寄存器访问和JTAG完全一致。做Cortex-M开发时，我默认用SWD，只在需要边界扫描或同时调试多个TAP时切回JTAG。

4. 实战排查：调试器识别不到目标的完整链路

4.1 先把自己的工具排除掉

每次有人问我“软件怎么连不上板子”，我第一句话都是：先别怀疑目标板，把调试器本身验证一遍。做法很简单，找一个确定能正常跑的开发板，用同一根线、同一个调试器，看能不能连接。如果开发板也连不上，问题大概率在调试器、线缆、驱动或软件配置上。

这一步很多人嫌麻烦跳过，结果折腾半天发现是杜邦线内部断了、或者调试器固件掉了。我自己的习惯是手边常备一块“探活板”，只要是调试接口相关的活，先在这块板上验证工具链。

4.2 目标板硬件层面的五步排查

排除工具之后，按这个顺序查目标板：

1. 供电。用万用表量核心电源电压，尤其是有多路电源的板子。JTAG逻辑通常在核心电源域，如果核心供电没起来，TAP不可能工作。我之前排查过一块板子，3.3V正常但1.8V内核电压没出，调试器死活连不上，最后发现是电源芯片使能脚被一个GPIO拉低了。

2. 时钟。JTAG本身是异步的，但目标芯片的调试逻辑往往依赖系统时钟或独立调试时钟。用示波器看晶振是否起振。FPGA更是如此，没有配置时钟或者时钟不稳定，JTAG识别也会时好时坏。

3. 复位。SRST如果一直被外部拉低，整个芯片处于复位状态，JTAG自然无法访问。检查复位芯片输出、复位按键、RC复位电路，用示波器看复位脚上电波形是否有一个由低到高的跳变。

4. JTAG四线电平。用万用表量TCK、TMS、TDI在调试器连接时的电平。正常情况下TCK连接后会有方波，TMS/TDI会被拉高到目标板IO电平，TDO在未通信时可能是高阻。如果TCK一直为0或为1，说明调试器没有把时钟送进来，查连接器和线缆。

5. 关键信号是否有短接或虚焊。用万用表蜂鸣档量JTAG座子与芯片引脚之间是否导通，再量相邻引脚是否短路。TDI对地短路、TDO虚焊是我见过最多的两种。

4.3 高云FPGA识别不到的案例复盘

群里经常有人问高云FPGA“JTAG识别不到”，我遇到过几次，原因各不相同，但有几个高频点。先说高云GW1N/GW1NR系列，JTAG引脚是TCK、TMS、TDI、TDO，和普通IO复用，上电时由芯片内部配置决定引脚功能。识别不到时，按下面的优先级去查。

第一，MODE引脚（M0/M1/M2）有没有设对。高云FPGA靠模式引脚决定配置方式，比如从SPI Flash配置、从JTAG配置、还是主动配置。如果MODE设成了SPI启动，而上电后Flash里没有有效配置，芯片可能进入非JTAG可用状态。把模式调到JTAG优先（通常是M0=0、M1=0、M2=1这种组合，具体看对应型号手册），再试扫描。

第二，TCK频率太高。高云一些型号对TCK上限有要求，特别是用第三方下载器时，默认频率可能过高。在Gowin Programmer里把频率降到1MHz以下，识别成功率会明显提升。这就是典型的“信号没问题，但时序裕量不够”。

第三，下载器驱动和软件版本。高云官方下载器用起来还算省心，但如果用CMSIS-DAP或者J-LINK兼容模式，要确保软件里选的型号匹配，并且下载器固件支持高云FPGA的IDCODE。识别不到时，先开“Scan”功能看能不能枚举到链上设备，如果扫描结果空白，说明TDO没有返回有效ID，往硬件链路查。

第四，之前烧录了加密或保护配置。高云FPGA支持OTP加密、禁止回读、禁止再次配置这类安全位。一旦配置过，调试器可能连IDCODE都读不到。这种情况通常只能更换芯片，所以量产前要非常谨慎地评估保护策略。

4.4 软件侧：连接模式和芯片型号的坑

硬件都没问题却还是连不上，十有八九是软件配置里的芯片型号选错或者连接模式选错。调试器通过IDCODE识别芯片，但有些软件在你手动指定型号后会跳过IDCODE比对，直接按你选的型号建立会话。如果你选的是同系列但Flash大小不同的型号，有可能连上但读写Flash地址错乱。

另外，连接模式要正确。ST-Link连STM32时，有“Normal”“Connect Under Reset”“Hot-Plug”几种模式。芯片已经把SWD引脚复用为普通IO时，Normal模式连不上，必须用Connect Under Reset，在复位期间抢先把调试口接管过来。类似的，J-Link也有连接时序选项。遇到“一开始能连，跑一次程序后就再也连不上”的情况，优先怀疑程序把调试引脚复用掉了，换复位连接模式重试。

4.5 用逻辑分析仪做一次“对波形说话”

如果你手头有逻辑分析仪，排查JTAG识别问题可以非常直观。把CH1接TCK、CH2接TMS、CH3接TDI、CH4接TDO，触发条件设为TCK上升沿，然后在软件里点一次连接。抓到的波形就是调试器完整的一次“搭讪”过程。

看波形时重点确认三件事：TCK有没有连续时钟；TMS序列是否把TAP从Test-Logic-Reset推到了Shift-IR；TDO在Shift-IR阶段有没有随TCK变化。如果TDO纹丝不动，说明目标TAP没有回应你的指令——要么引脚没接对、要么芯片没进入JTAG模式、要么TAP被安全机制锁了。这一招能把问题从“模糊的连不上”变成“明确的一侧故障”。

5. 禁用JTAG与安全保护：锁门之前先想好怎么开锁

5.1 为什么有人要关掉JTAG

JTAG是调试利器，也是破解者的后门。通过JTAG可以读Flash、剥固件、改配置，所以很多产品在量产时会把JTAG禁掉或加上读保护。这里“禁用”其实是两个层次：一是把JTAG引脚复用为普通GPIO，接口物理上失效；二是开启芯片的安全等级，让即使JTAG物理还在，也无法访问敏感资源。

做这件事之前必须想清楚：禁用了之后怎么恢复？如果没有任何恢复通道，板子一旦出问题就只能报废，这是很多团队交过的学费。正确的思路是开发期保留完整调试能力，量产前再评估要不要锁、锁到哪个级别、是否保留返修通道。

5.2 STM32的JTAG禁用操作与恢复

STM32的JTAG和SWD引脚是复用的，标准映射是PA13=SWDIO、PA14=SWCLK、PA15=JTDI、PB3=JTDO、PB4=JNTRST。禁用JTAG通常用两种方式。

第一种，软件上把SWJ引脚重映射为GPIO。在STM32F1系列里，通过修改AFIO_MAPR寄存器的SWJ_CFG字段实现。HAL库或标准库对应的函数是：

// 关闭JTAG-DP，使能SW-DP，释放PA15、PB3、PB4 GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable, ENABLE); // 完全关闭SWJ，PA13/PA14也变普通GPIO，此时只能靠ISP或其它方式恢复 GPIO_PinRemapConfig(GPIO_Remap_SWJ_Disable, ENABLE);

第二种，开启读保护RDP。RDP分三个等级：Level 0无保护；Level 1禁止调试口访问Flash和备份寄存器，但内核还能通过调试口运行；Level 2彻底禁用调试口，且不可逆。量产产品常用Level 1，既能防止通过SWD/JTAG直接读Flash，又保留了一定返修空间。

恢复STM32被禁用JTAG/开读保护的手段有讲究：

• 如果只是GPIO复用导致连不上，用Connect Under Reset模式连接，在复位释放瞬间抢占调试口。
• 如果是RDP Level 1，用ST-Link连接时会提示“Read protection is enabled”，此时执行“解除保护”操作，调试器会先全片擦除再降级到Level 0。注意：解除Level 1会擦除整个用户Flash，所以这一步本质上是“格式化”而不是“解锁”。
• 如果是RDP Level 2，调试口永久失效，无法通过SWD/JTAG恢复。可以尝试把BOOT0拉高，从系统存储器启动，用串口ISP连接（STM32的ISP是USART1），ISP同样受RDP保护限制，Level 2下ISP也不可用，只能换芯片。

我的建议是：开发板绝不设Level 2；量产板如果要上Level 2，必须有严格的烧录流程，保证烧录校验完成后才锁死，并且留出足够多的验证样品。

5.3 S32K的JTAG保护：车规MCU的生命周期管理

S32K这类车规MCU对调试口的管理比普通MCU严格得多，因为车载ECU一旦被刷写或读取，直接关系到安全和法规合规。S32K1系列引入了生命周期（Life Cycle）的概念和DCF（Device Configuration File）机制。芯片在不同生命周期状态下的调试权限不一样，比如在工厂初始态（BLANK/FRESH）调试口完全开放，进入产品生命周期（IN_FIELD）后，调试口默认关闭或者只允许通过安全认证的调试器访问。

具体操作上，S32K3还支持Debug Authentication，也就是“调试认证”：调试器要和芯片之间做一次基于证书的握手，验证通过后才能获得调试权限。这已经不像传统JTAG那样“插上就能连”，而是把JTAG入口和访问控制分离了。

如果你做S32K量产配置，建议先明确产品需要哪个级别的调试访问。如果只需要出厂前烧录，那就在烧录完成后直接切到IN_FIELD并锁定调试口；如果售后需要返修调试，就得设计一套基于认证的调试流程，而不是简单地把JTAG焊掉。这块配置错了，轻则无法返修，重则整个批次报废，真不是开玩笑的。

5.4 ARM9内核的JTAG保护特点

老一点的ARM9内核，比如ARM926EJ-S，没有SWD口，调试全靠标准JTAG。它的调试逻辑叫EmbeddedICE-RT，支持硬件断点和实时跟踪。禁用ARM9的JTAG通常不是在核内软件设置的，而是SoC层面的引脚复用、熔丝方案或者外部设计。

很多ARM9平台的JTAG引脚同时也可复用为GPIO，Bootloader初始化时把引脚切到GPIO模式，JTAG就失效了。这种情况下恢复难度很大，因为JTAG自己不能动了，只能靠：1）外部把JTAG引脚强制拉回调试模式（如果有专用配置引脚）；2）用Boot ROM的下载通道（比如SD卡升级、串口下载）先改掉Bootloader配置；3）如果SoC有熔丝把JTAG彻底熔断，那就没有恢复路径了。

所以针对ARM9以及类似的旧内核平台，我的经验是：不要把JTAG禁用写死在产品代码里，而要和量产烧录流程解耦。调试口关闭应该是一个独立步骤，由产线工具执行，而不是跟随业务固件发布。这样开发人员手上跑的固件依然可以调试，产线出厂的版本则是锁定状态。

6. 进阶玩法：边界扫描、JTAG链与OpenOCD实操

6.1 边界扫描在生产测试里的位置

JTAG前面提到的EXTEST等指令，在现代生产中仍然有大量应用。板级互连测试有两种主流路径：一种是ICT（In-Circuit Test），需要针床接触测试点；另一种就是边界扫描，不需要物理接触，只要板上的芯片都支持JTAG，把它们串成链，就能测出引脚之间的开路短路。

边界扫描的做法是：先通过SAMPLE/PRELOAD把边界扫描寄存器预装载成已知电平，再切到EXTEST，让芯片引脚输出这个电平，同时捕获相邻芯片的引脚输入。如果本来应该连在一起的两个引脚，一个输出高一个读到低，就说明这条网络有开路；如果应该互相隔离的引脚读到短接，就说明有桥连。和飞针测试比，边界扫描最大的优势是“不用扎针”，对BGA、QFN这种引脚藏在封装底下的芯片特别友好。

想用好边界扫描，需要拿到每个器件的BSDL文件，它是芯片边界扫描行为的“说明书”。软件工具会根据BSDL生成测试向量，所以BSDL版本必须和芯片实际版本一致，否则测出来的结果会误导你。

6.2 多片级联的JTAG链设计

板上有多个JTAG器件时，可以把它们串成一条链：前一颗的TDO接下一颗的TDI，TCK和TMS共享。调试器访问整条链时，移入的指令是链上所有器件IR长度的总和，移入的数据是所有DR长度的总和。这就是为什么链上器件多了以后，操作响应会变慢，也容易出现“差一位”的问题。

设计JTAG链要注意几点：链上每个器件的IR长度可能不同，有的4位有的5位，需要软件里配置对；不操作的器件必须置为BYPASS，这样它的DR只有1位，不会拖慢整条链；链的首尾要留测试点，方便产线单独验证；TCK走线要短，负载重了还要加缓冲器。很多FPGA和CPLD的下载链就是典型的JTAG链，CPU、FPGA、CPLD三颗串在一起很常见。

6.3 用OpenOCD和JTAG直接对话

如果你不想依赖厂商IDE，OpenOCD是学习JTAG协议最好的工具。它开源，支持大量调试器和target，更重要的是它把JTAG操作公开成了命令行，你可以直接对TAP发指令。

启动OpenOCD连接一块STM32F1板子，最简单的命令是：

openocd -f interface/stlink.cfg -f target/stm32f1x.cfg

启动后在另一个终端连上telnet或使用gdb，就能敲命令操作目标。常用命令：

halt # 暂停内核 mdw 0x08000000 # 读一个字内存 flash write_image erase unlock app.hex dump_image backup.bin 0x08000000 0x10000 # 备份Flash

OpenOCD还允许直接操作JTAG TAP，比如查看当前链上的tap：

jtag tapdisable 0 jtag tapenable 0 jtag newtap target cpu -irlen 4 -expected-id 0x3ba00477

第一次跑通OpenOCD时，建议加-d参数打开调试日志，你会看到OpenOCD初始化时逐条发送的JTAG命令，以及从TDO读回的原始bit串。把这些日志和逻辑分析仪波形对照，是理解JTAG最直观的路径。

6.4 用JTAG做固件备份与恢复的边界意识

JTAG能读Flash，也能写Flash。这既是便利，也是风险。做固件备份时，如果芯片开了RDP Level 1，读出来会是全FF或者乱码，而不是你想要的明文；如果开了Level 2，连接都建立不了。反过来，如果你拿到一片二手芯片，想通过JTAG擦除重写，也先确认保护级别，免得白忙一场。

我自己的原则是：涉及他人产品和生产设备的操作，只做职责范围内的备份与恢复；自己设计的板子，调试口访问权限要写进设计文档，谁可以开、谁可以锁、锁了怎么解锁，都提前约定清楚。JTAG是一把万能钥匙，能开很多锁，但你得知道哪些锁是你能开的，哪些不该开。

实操中还有个很实用的小技巧：如果你要长期调试一块板子，又怕调试口被误配置成GPIO，可以在电路上给TCK/TMS加一对0欧电阻的跳线，调试时焊上，产品化后摘掉。这样既不影响开发效率，又能防止误禁用JTAG后没有恢复入口。成本几乎为零，却能在关键时刻救你一命。

回到题目那句话，Do You Speak JTAG？我的回答是：不一定要背得出每一个寄存器的位定义，但你要能在波形上认出TAP状态机的步伐，在连不上时知道往哪个方向查，在需要关闭调试口时清楚恢复路径。把这几件事做到位，你就算真正会讲这门语言了。