简介：这是一份高频电子线路课程中调幅波解调方向的仿真实验报告，适用于学习二极管包络检波器与同步检波器原理、需要完成 EWB 仿真实验或撰写课程实验报告的学生。报告围绕二极管包络检波的主要指标、检波效率及波形失真展开，利用示波器对比了正常解调波形、惰性失真和负峰切割失真的表现，并分析了增大负载电阻和电容导致放电过慢、检波器与下级阻容耦合分压造成负峰削平等成因；在同步检波部分，演示了用集成电路搭建双边带调幅信号的检波电路，记录了参考信号相位变化时输出幅值逐渐减小的现象，说明同步信号与载波必须完全同频同相。资源共1个docx文件，压缩包约149KB，内容涵盖实验目的、电路参数设置、波形记录要求与思考题解答，结构完整，可直接作为实验报告参考。已有747人学习下载，适合通信电子线路学习者借鉴波形分析思路和报告撰写方法。 做通信电子线路课设或者高频电路实验的同学，十有八九会碰到这个经典题目：二极管包络检波器和同步检波器仿真实验。两个检波器放在一起做对比，几乎是教科书级的标准设计——一个代表简单可靠的被动解调方案，一个代表性能更优的相干解调路线。我当年从对着Multisim界面不知从哪儿下手，到把两种检波器的参数计算、波形失真、相位影响全部跑明白，前后折腾了将近两周。这篇博文就把整个实验从头拆一遍，原理、参数计算、仿真搭建步骤、常见坑，一次讲清楚。准备写实验报告，或者想真正理解AM解调两种方案区别的朋友，这份笔记可以直接拿去做参考。
1. 实验设计思路：为什么要把两种检波器放在一起
1.1 检波在通信接收链路中的位置
先捋一下背景。调幅（AM）是最基础的模拟调制方式，接收端要恢复原始基带信号，这个过程叫检波，也就是解调。AM信号的表达式是：
s(t) = A0[1 + m·cos(ωm·t)]·cos(ωc·t)
其中A0是载波幅度，m是调制度（0到1之间），ωm是调制信号角频率，ωc是载波角频率。这串公式后面所有参数计算都离不开，建议写报告的时候把它放最前面。
检波电路在接收链路里处于靠后的位置，前面是混频和中频放大，后面接音频放大。检波质量直接决定最终还原出来的信号质量，核心矛盾在于：既要滤掉高频载波分量，又要完整保留低频调制分量。听起来简单，但RC时间常数怎么选、会引入什么失真、对本地载波有什么要求，每一项都有讲究，这也是这个实验存在的意义——用仿真把这些问题看得明明白白。
1.2 两种方案的定位差异
二极管包络检波器是经典中的经典，结构就是一个二极管加一个并联RC。它利用二极管单向导电性，把AM信号的上半包络抠出来，再用RC低通把载波纹波滤掉。优点是电路极简单、不需要额外器件、成本几乎为零，缺点是只能解调含较大载波分量的标准AM信号，而且存在惰性失真和底部切割失真这两类典型问题。
同步检波器思路完全不同，它把接收信号与本地恢复出来的相干载波相乘，再用低通滤波器取出基带。它的优势在于能够解调DSB、SSB这类抑制载波的信号，也没有包络检波在大调制度下的非线性失真，小信噪比条件下表现明显更好。代价是电路复杂度上了一个台阶，必须实现载波同步。
实验把两者放在一起，就是为了让对比直观：用同一路AM信号分别通过两种检波器，观察输出波形、失真情况和结构复杂度，从而理解为什么实际接收机在复杂环境下会更倾向于相干解调方案。做实验之前先想清楚这个目的，写报告的结论部分会自然很多，不会变成流水账。
2. 理论核心：两种检波器的工作原理与参数计算
2.1 二极管包络检波器的工作过程
这个电路结构简单到极致：AM信号经过二极管，二极管输出端接一个并联RC网络，输出从RC两端取。工作过程可以拆成两个阶段。
第一阶段是电容充电。输入信号正半周，且瞬时电压高于电容端电压时，二极管正向导通，电容通过二极管迅速充电，因为二极管导通电阻很小，充电时间常数极小，电容电压很快被拉到接近该周期载波的峰值。
第二阶段是电容放电。输入信号从峰值回落，低于电容电压后，二极管反向截止，电容只能通过R放电，放电时间常数是τ = R·C。只要R·C足够大，电容电压在载波的一个周期内下降很少；但又要足够小，使得电容电压能跟得上调制信号包络的变化。整个过程就像追逐载波峰值，“充电快、放电慢”，输出就近似是包络信号。
因此RC的选择存在一个区间约束。RC要远大于载波周期1/ωc，才能把载波纹波压下去，工程上一般取5到10个载波周期以上；RC又要小于调制信号的最小周期相关量，才能保证包络不掉队。综合起来就是：1/ωc << RC << 1/ωm。
拿我仿真用的参数举例：载波频率fc=1MHz，调制频率fm=10kHz，调制度m=0.5。此时1/ωc约0.16μs，1/ωm约15.9μs，RC取10μs（R=10kΩ，C=1nF）正好落在区间中间。放电速度对应载波周期的10倍，纹波抑制足够；对10kΩ而言，10μs也远小于15.9μs，包络跟踪没问题。
2.2 两类典型失真的数学条件
惰性失真，也叫对角线失真，出现在RC选得过大或者调制度过大时。RC太大，电容放电太慢，当包络从峰值快速下降时，电容电压下降速度跟不上包络的下降速度，输出就会出现一段斜向直线，而不是跟随正弦包络。理论上不产生惰性失真的条件是：
RC ≤ √(1-m²) / (m·ωm)
注意这里要用可能出现的最大调制度m_max和最高调制频率fm_max来校验。按上面的例子，m=0.5、fm=10kHz时，右边算出来是√(1-0.25)/(0.5×2π×10k) ≈ 27.6μs，取RC=10μs是安全的。但如果把R换成100kΩ，RC变100μs，超过27.6μs，从仿真波形上就能清楚看到包络下降沿变成了一条斜线。这就是做对比实验最经典的演示方式。
底部切割失真则来自检波输出接入后级负载时的阻抗失配。输出经过耦合电容接到后级负载RL时，直流等效负载R_DC等于R本身，而交流等效负载R_AC等于R与RL的并联值。当调制度过大，包络最低点被拉低，使得二极管在低谷期间无法正常导通，输出底部会被“切平”。不产生底部切割失真的条件是：
m ≤ R_AC / R_DC
实测中，R=10kΩ、RL=4.7kΩ时，R_AC/R_DC = (10k∥4.7k)/10k ≈ 0.32，如果m取0.6，就会发生明显的底部切平。这时候有两条路：要么降低m，要么增大RL，最实用的是在检波输出后面加一级高输入阻抗的缓冲器，把交流负载提上去。
2.3 同步检波器的数学原理与相位敏感性
同步检波的核心是一个乘法器加一个低通滤波器。设本地载波为cos(ωc·t)，输入AM信号与它相乘：
s(t)·cos(ωc·t) = A0[1 + m·cos(ωm·t)]·cos²(ωc·t) = (A0/2)[1 + m·cos(ωm·t)] + (A0/2)[1 + m·cos(ωm·t)]·cos(2ωc·t)
第一项是基带信号，第二项是载波二次谐波附近的成分。用低通滤波器把第二项滤掉，就得到A0/2 + (A0·m/2)·cos(ωm·t)，再用隔直电容去掉直流分量A0/2，输出就是完整的调制信号波形。
乘法器输出这里有个容易被忽略的细节：基带信号前面有个1/2系数，也就是说同步检波本身有6dB的信号衰减，但好处是它不像包络检波那样受通频带和失真的限制。真正麻烦的是相位敏感性。如果本地载波与信号载波之间存在相位差φ，相乘后基带项会变成(A0/2)[1 + m·cos(ωm·t)]·cos(φ)。当φ=45°时输出幅度降到70.7%，当φ=90°时输出直接归零。这意味着本地载波必须和信号载波严格同频同相，这是同步检波在工程实现上最大的门槛。实验里可以用一个可变相移器，把相位从0°调到90°，观察输出幅度的变化，这是报告里很有说服力的一组波形。
3. 仿真实验搭建与实操过程
3.1 仿真工具与元件选型
我用的Multisim 14.x，这套流程在13到15版本上都通用。选Multisim的原因很简单：元件库全、虚拟示波器操作直观、瞬态分析出图方便，而且国内课程普遍用它，遇到问题容易查资料。如果你手头是Multisim Online或者Proteus，思路也一样，就是元件名称略有差异。
核心元件清单如下：AM信号源用Sources库下的AM_SOURCE；二极管选1N4148，开关二极管导通速度快，适合高频载波，千万别用1N4007系列整流管，它在1MHz载波下开关特性差，波形会明显变形；电阻用10kΩ和100kΩ各一个；电容用1nF和耦合用的10μF。同步检波部分需要一个模拟乘法器，Multisim里在Sources → CONTROLLED_SOURCES下面能找到MULTIPLIER，或者用MC1496芯片模型，前者更直观，后者更接近真实硬件，看课程要求选。
做仿真之前先在纸上把参数算一遍，这是我强烈推荐的习惯。确定AM信号载波1MHz、幅度5V、调制信号10kHz、调制度50%，包络检波RC取10μs。算完再搭电路，看到结果和理论吻合时，你对参数的信任感会完全不同，后面排查故障也有依据。
3.2 包络检波器仿真步骤
操作流程按下面顺序做，基本不会乱：
第一步，放置AM_SOURCE。双击打开属性面板，把Carrier Amplitude设为5V、Carrier Frequency设为1MHz、Modulation Frequency设为10kHz、Modulation Depth设为50%。注意设定后信号源输出的是标准AM波形，你可以先接示波器确认波形正确再往下走。
第二步，放置二极管1N4148，阳极接AM信号输出，阴极接检波节点。然后在检波节点和地之间接并联的R和C，R=10kΩ、C=1nF。输出端从电容两端引出。
第三步，设置瞬态分析。Simulate → Analysis and Simulation → Transient Analysis。Start time设为0，End time设为600μs，这样能看到6个完整的10kHz调制周期，足够观察包络动态。Maximum time step设为20ns，这个值能保证1MHz载波每个周期有50个采样点，波形平滑且计算量可控。
第四步，运行后观察波形。把输入AM信号和检波输出放进同一个Grapher视图里对比，你应当看到输出包络以20μs为周期起伏，幅度从2.5V到7.5V之间变化，整体比输入低了约0.3V——这是1N4148的正向导通压降。如果想看更标准的波形，可以在输出端串一个低通滤波器或者用理想二极管模型。
波形正常后马上做两组对照实验：把R从10kΩ换成100kΩ，你会看到明显的惰性失真；再把电路恢复10kΩ，加入10μF耦合电容和4.7kΩ负载电阻，调制度改成60%，底部切割失真就出来了。这两组对照是报告里最出彩的部分。
3.3 同步检波器仿真步骤
同步检波器的搭建分四步：
第一步，放置一个正弦电压源作为本地载波。频率严格设为1MHz，幅度不敏感，因为乘法器输出幅度只和输入信号与本地载波幅度的乘积有关，但为了方便观察，建议设成1V。
第二步，放置乘法器MULTIPLIER。把AM信号接到A输入端，本地载波接到B输入端，输出端得到的是乘积信号。
第三步，搭低通滤波器。一阶RC即可满足实验要求，但要注意截止频率的选取。我想要保留10kHz基带、抑制2MHz的二次谐波，截止频率取50kHz左右比较合适。算一下：RC = 1/(2π×50k) ≈ 3.18μs，选R=1kΩ、C=3.3nF，得到截止频率约48kHz，既不影响10kHz信号，对2MHz的衰减也足够。
第四步，瞬态分析，观察乘法器输出和滤波器输出两个节点的波形。乘法器输出可以看到明显的10kHz包络叠加在2MHz纹波上，滤波器输出则是干净的10kHz正弦波。如果加一个1μF隔直电容，直流分量去掉之后，波形会以0V为中心，幅度大约1.25V，这和理论值(A0·m/2 ≈ 1.25V)完全对得上，写报告时这个数值对比能体现你真的理解了原理。
最后做相位敏感性实验：在本振路径上串联一个可变相移器，分别设置0°、30°、60°、90°，记录每种相位下滤波器输出幅度。测出来的值和理论cos(φ)对照，误差应该在5%以内。这组数据做一张表放进报告，比任何文字说明都直观。
3.4 波形数据记录与报告素材整理
仿真做完，记录数据这一步别偷懒，报告好不好全看这里。至少保存四组波形：AM输入波形、包络检波输出波形（正常情况）、包络检波失真波形（惰性失真和底部切割各一张）、同步检波输出波形。每组波形都标注好测试条件和关键参数。
建议在瞬态分析的结果窗口右键，把她们的FFT频谱也调出来看一眼。包络检波输出频谱里，在10kHz处有主峰，旁边还会有少量谐波分量，这就是非线性失真的体现；同步检波输出的谐波明显更小。这个对比用来论证同步检波线性度更好，相当有说服力。
报告里还可以整理一张两种检波器的性能对比表，列出适用信号类型、电路复杂度、载波同步需求、主要失真来源、测得输出幅度这几个维度。这个表做出来，实验结论部分基本上就是水到渠成的事。
4. 常见问题与排查实录
4.1 惰性失真：波形包络下降沿变成斜线
这是包络检波最容易踩的坑。现象是调制信号下降期间，输出包络跟不上输入而出现一段直线，看起来像被“拉直”了。判断方法是做一个快速估算：算一下RC×ωm的数值，如果超过√(1-m²)/m，基本可以断定是惰性失真。
我实际遇到过的情况是，一开始按书本默认值把R设成100kΩ、C设为10nF，RC达到1000μs，比允许上限大了30多倍，跑出来的波形完全是锯齿状，连包络的影子都看不到。后来养成习惯，每次改参数前先在纸上算RC上下限。如果你也碰到这种波形，先不要怀疑元件焊错了，第一件事就是核算RC。
4.2 底部切割失真：输出波谷被切平
底部切割失真的典型表现是包络的谷底全部落在0V线上，呈一条平直线。很多人会把它误判成二极管截止造成的正常失真，其实判断标准很简单：单独看输入AM信号的包络，谷底明明没有触零，输出却出现了平底，这就说明是负载阻抗匹配出了问题。
排查方向有三个：调制度m是不是太高；耦合电容后面的负载RL是不是太小；检波输出有没有直接并联了低阻抗设备。最省事的解决办法是给检波输出加一个电压跟随器，把输入阻抗抬高到兆欧级别，这样R_AC就基本等于R，条件自然满足。这也是真实接收机里常见的做法。
4.3 同步检波输出幅度异常偏小
同步检波跑出来的输出幅度和理论值对不上，首先检查相位。用示波器同时看AM信号的载波和本地载波，确认它们确实同频。频率偏移在仿真里不会自动发生，但相位偏移是可以通过相移器人为设置的。另一个常见问题是乘法器输入接反，A、B两端接错虽然不影响幅值但输出极性可能反了，加上隔直电容后波形是反相的，容易被忽略。
我做相位对比实验时还发现，当相位差到90°附近，输出幅度接近0，噪声底却被放大得特别明显，波形看起来像一条毛糙的直线。这个现象本身也是不错的报告素材——它说明实际系统中相位失锁后输出不只是变小，信噪比还会迅速恶化，这也是为什么同步检波必须配锁相环的原因。
4.4 Multisim仿真的几个实际坑
把仿真软件本身的坑也列一下，这些都是我一行行踩出来的：
一是收敛问题。改完参数第一次运行经常报“Singular matrix”或“Timestep too small”，大多数情况下把Maximum time step从默认的1e-5改成1e-8就能解决。还不行就检查二极管是不是放反了。
二是不要忘记接地。Multisim里如果电路没有数字地或者模拟地，仿真会直接报错。检查方法很简单，看电源和信号源下方是否有绿色地线符号。
三是AM_SOURCE的调制度单位可能让你迷惑。Multisim面板上的Modulation Depth默认单位是%，填50就是50%，不是0.5。我第一次填了0.5，结果跑出来的波形跟没调制一样，排查了好久才发现是单位问题。
四是示波器采样点不够。虚拟示波器Time base如果设置得太慢，1MHz载波会被采样成几条粗线，波形严重混叠。建议直接把Time base设在0.5μs/div附近，或者干脆用瞬态分析Grapher出图，比示波器截图更精确。
最后再分享一个实用小技巧：保存波形时，在Grapher窗口的Edit菜单里可以给每条曲线重命名、改颜色，写报告之前统一把输入波形设成浅色、输出波形设成深色，对比图会非常清晰。另外，所有参数修改最好用Parameter Sweep分析自动扫一遍，比如把R在1kΩ到1MΩ之间对数扫描，能一次性得到一组失真的渐变波形，用来做报告的趋势分析非常合适。这个实验做完，你会发现两种检波器本质上都是在“频率分离”和“波形跟踪”之间做权衡，理解了这一点，后面看锁相环、Costas环这类更复杂的载波恢复电路，思路会顺畅很多。
本文还有配套的精品资源，点击获取
