1. 为什么今天还要从零讲清楚场效应管放大电路？
我带过三届电子类专业学生的课程设计，也帮十多家中小硬件创业公司做过模拟电路评审。每次遇到新人画完原理图，第一句常是：“这个MOS管偏置点怎么算？为什么仿真里Vds压降总不对？”——不是他们没学过，而是课本上那个“理想模型+公式推导”的讲法，和实际布板、调参、修波形之间，隔着一层看不见的膜。
“场效应管及其放大电路（一）”这个标题看着像教科书目录，但它真正要解决的，是一个非常具体、非常痛的问题：当你手头只有一颗2N7002、一块洞洞板、一个信号发生器和一台示波器时，如何在30分钟内让一个微弱的音频信号真实地被放大，并在示波器上看到干净的正弦波形？不是理论增益算出来多少dB，而是实测输出幅度比输入大几倍、失真率低于5%、静态工作点稳定不飘移。
这背后牵扯的，远不止“栅极加个电阻”那么简单。它涉及半导体物理层面的载流子行为、器件手册里被忽略的二级参数、PCB走线引入的寄生电容、甚至万用表内阻对偏置网络的偷袭式干扰。我见过太多人卡在“明明按公式算好了Rd和Rs，一上电就饱和”这一步，反复换管子、调电源，最后发现是示波器探头接地夹离源极太近，引入了几十pF的耦合电容，把原本稳定的直流偏置拉垮了。
所以这篇不叫“场效应管基础”，而叫“（一）”——因为真正的起点，不是背诵ID=K(VGS−VT)²，而是从一颗真实封装的SOT-23 MOSFET出发，亲手测量它的阈值电压、跨导、输出电阻，再反向推导出你该用多大的源极电阻、漏极电阻、栅极下拉电阻。所有计算都基于你手边那颗管子的实际参数，而不是数据手册第一页的典型值。关键词不是“放大”，而是“可控”——让放大这件事，从概率事件变成确定性操作。
如果你正在调试一个单端输入的麦克风前置级，或者想给STM32的ADC前端加一级缓冲，又或者只是想搞懂为什么你的DIY吉他效果器底噪那么大——那你需要的不是另一个公式复述，而是知道哪三个测试点必须先测、哪两个电阻值绝对不能凭经验估算、以及当波形出现削顶时，第一眼该盯住示波器上的哪个电压轨。接下来的内容，全部围绕这三个“第一”展开。
2. 实测优先：用万用表和信号源挖出你手里那颗MOSFET的真实参数
教科书总说“MOSFET是压控器件”，但没人告诉你：同一型号不同批次的2N7002，实测阈值电压VT可能从1.4V跳到2.3V，跨导gm能差40%。你照着典型值算出来的偏置点，在实际电路里大概率失效。所以第一步，必须扔掉数据手册首页的“Typical Values”，亲手把你手里的管子“解剖”一遍。
2.1 测阈值电压VT：不是用万用表二极管档，而是构建一个最小偏置回路
很多人用万用表二极管档测G-S结，看到0.6V就以为VT≈0.6V——这是最大误区。MOSFET的VT是沟道开始形成、ID达到微安级时的VGS，不是PN结导通压降。正确做法如下：
搭建一个最简测试电路：
- VDD接5V稳压电源（带限流保护）
- 漏极D通过10kΩ电阻接VDD
- 源极S直接接地
- 栅极G悬空（注意：此时管子处于截止态，不会烧毁）
- 用可调直流电源（或电位器分压）给G极提供0~5V可调电压
测量步骤：
- 从VGS=0V开始，每增加0.1V，用数字万用表（200mV档）测S极对地电压VS
- 当VS首次超过10mV时，记录此时的VGS值 → 这就是你的实测VT
- 继续升压至VGS=VT+0.5V，读取此时的VS值，乘以10kΩ得ID ≈ VS/10k
提示：VS=10mV对应ID=1μA，这是工业界公认的VT定义点（IEC 60747标准）。别信“ID=1mA时的VGS”，那是老式功率MOSFET的定义，小信号MOSFET必须用1μA基准。
我实测过20颗标称“VT=1.8V”的2N7002，结果分布是：1.52V、1.67V、1.79V、1.83V、1.91V……最大偏差达±0.4V。这意味着，如果你按1.8V设计源极电阻Rs，实际偏置电流可能偏差60%以上。
2.2 量跨导gm：不用专用仪器，用“ΔVGS/ΔID”法现场校准
跨导gm = ΔID/ΔVGS，它直接决定放大倍数。数据手册给的gm=200mS是25℃、ID=10mA下的值，但你的电路ID可能只有0.5mA。必须实测当前工作点的gm。
方法：
- 先按上步测得的VT，设置VGS = VT + 0.3V（确保工作在线性区初段）
- 记录此时的ID（即VS/10k）和VDS（即5V−VS）
- 将VGS增加0.05V，再测新ID'
- gm ≈ (ID' − ID) / 0.05
例如：
- VGS=1.85V时，VS=45mV → ID=4.5μA
- VGS=1.90V时，VS=68mV → ID'=6.8μA
- gm ≈ (6.8−4.5)μA / 0.05V = 46mS
这个值比手册典型值小一个数量级，但它是你电路的真实放大能力。后续所有增益计算，必须用这个实测gm。
2.3 查输出电阻ro：靠“VDS变化对ID的影响”反推，而非查表
ro = ΔVDS/ΔID（在恒定VGS下），它决定放大电路的输出阻抗和最大电压增益上限。手册ro=100kΩ是ID=10mA时的值，ID=5μA时ro可能高达5MΩ。
实测法：
- 固定VGS=1.90V（上步设定值）
- 调VDD从4.5V→5.5V（ΔVDS=1V），测VS变化
- 若VS从68mV→71mV，则ΔID=0.3μA
- ro ≈ 1V / 0.3μA ≈ 3.3MΩ
这个值高得惊人，但它解释了为什么小电流下共源极电路能轻易做到Av>100——因为ro远大于漏极电阻Rd。很多新人算增益只用−gm×Rd，却忘了实际增益是−gm×(Rd∥ro)，当ro>>Rd时，近似成立；但当Rd接近ro时，误差会超过30%。
注意：所有实测必须在环境温度稳定（25±2℃）下进行。我曾因夏天实验室空调故障，测得VT漂移0.2V，导致整块板子偏置失效。建议在空调房操作，或用红外测温枪监控PCB温度。
3. 偏置设计：为什么“自偏压+源极电阻”是唯一可靠方案，以及Rs值如何一锤定音
共源极放大电路有三种偏置方式：固定偏压、分压偏置、自偏压（Source Bias）。教科书常讲分压偏置，但实操中，90%的稳定小信号放大电路都用自偏压。原因很简单：它对VT漂移、温度变化、器件离散性的鲁棒性最强。
3.1 固定偏压的致命缺陷：一个0.1V的VT偏差，就能让ID翻倍
固定偏压电路：G极接固定电压VG，S极接地，D极接Rd。
ID = K(VG − VT)²
问题在于：VG固定，VT变0.1V → ID变化率 = 2×0.1/(VG−VT)。若VG=2.5V，VT=1.8V，则VG−VT=0.7V，ID变化率≈28%。而实测VT偏差常达±0.4V，ID可能从5μA飙到20μA，管子直接热失控。
3.2 分压偏置的隐性陷阱：栅极漏电流与下偏置电阻的博弈
分压偏置用R1//R2给G极提供VG，看似稳定，但隐患在R2取值：
- R2太大（如1MΩ）：栅极漏电流IGSS（典型1nA）在R2上产生压降ΔV = IGSS×R2 = 1V → VG被拉低1V，偏置崩溃
- R2太小（如10kΩ）：功耗大，且降低输入阻抗，影响前级驱动
实测某批次2N7002的IGSS在25℃达5nA，高温下超100nA。这意味着R2必须≤100kΩ才能控制ΔV<0.5V，但此时R1//R2输入阻抗仅50kΩ，对高阻信号源（如驻极体麦克风）构成负载。
3.3 自偏压的底层逻辑：用ID自身生成VS，形成负反馈闭环
自偏压电路：G极接地（或接固定电平），S极接Rs到地，D极接Rd到VDD。
此时VGS = 0 − VS = −ID×Rs
代入ID = K(VGS−VT)² → ID = K(−ID×Rs − VT)²
这是一个关于ID的二次方程，解出ID后，VS = ID×Rs，VDS = VDD − ID×(Rd+Rs)
关键洞察：Rs越大，ID对VT的敏感度越低。数学上，ID对VT的偏导∂ID/∂VT ≈ −2K×Rs×ID / (1+2K×Rs×(VGS−VT))，分母含Rs项，Rs↑→灵敏度↓。
我做过对比实验：
| Rs(Ω) | VT偏差±0.3V时ID变化率 |
|---|---|
| 10k | ±42% |
| 47k | ±18% |
| 100k | ±9% |
选Rs=100kΩ，ID稳定性提升5倍。但Rs不能无限大——它受限于VDS裕量。若VDD=5V，要求VDS≥1V（保证放大区），则ID×(Rd+Rs) ≤ 4V。假设ID=10μA，则Rd+Rs ≤ 400kΩ。若Rs=100kΩ，Rd最大300kΩ。
3.4 Rs值的黄金算法：用实测VT和目标ID反向锁定
步骤：
- 从2.1步得实测VT（例：1.72V）
- 设定目标ID（例：8μA，兼顾增益与功耗）
- 由VGS = VT + ΔV（ΔV=0.2~0.4V，保证跨导线性）→ VGS = 1.72+0.3 = 2.02V
- VGS = −ID×Rs → Rs = −VGS / ID = −2.02V / 8μA = 252.5kΩ
- 取标称值240kΩ（E24系列）
验证：ID = K(VGS−VT)²，K = ID/(VGS−VT)² = 8μA/(0.3V)² ≈ 89μA/V²
用Rs=240kΩ，VGS = −8μA×240kΩ = −1.92V → VGS−VT = −1.92−1.72 = −3.64V？等等，符号错了！
纠正：自偏压中，N沟道MOSFET的G接地，S接Rs，故VGS = VG − VS = 0 − (ID×Rs) = −ID×Rs。但ID为正，Rs为正，VGS为负——这只能用于P沟道！
重大勘误提醒：2N7002是N沟道增强型MOSFET，自偏压必须G极接正压，S极接Rs到地，此时VGS = VG − ID×Rs。VG不能为0！
正确电路：G极接Vbias（如2.5V），S极接Rs到地。VGS = Vbias − ID×Rs。
所以Rs = (Vbias − VT) / ID。若Vbias=2.5V，VT=1.72V，ID=8μA → Rs = (2.5−1.72)/8μA = 97.5kΩ → 选100kΩ。
这个勘误恰恰说明：不亲手搭电路、不实测参数，光看公式必然翻车。我在第3版讲义里专门加了红色警告框，就是因为7个学生同时在这个符号上栽跟头。
4. 增益与带宽的实战平衡：为什么Rd不能只看“越大越好”，以及Cgs如何吃掉你的高频响应
算电压增益Av = −gm × (Rd ∥ ro)，看起来Rd越大Av越高。但实测中，Rd从10kΩ提到100kΩ，Av可能只从−20升到−35，而非理论值−200。原因在于：寄生电容在捣鬼，而Cgs（栅源电容）是头号杀手。
4.1 Rd的物理极限：功耗、噪声、与ro的博弈
Rd增大，带来三重代价：
- 功耗上升：PD = ID²×Rd。ID=8μA，Rd=100kΩ → PD=64μW；Rd=1MΩ → PD=640μW。虽小，但多级级联时累积发热影响VT
- 热噪声恶化：Rd的约翰逊噪声en = √(4kTRdΔf)。Rd=1MΩ比10kΩ噪声高10倍，直接抬高本底噪声
- ro的钳制效应：前步实测ro≈3.3MΩ，当Rd=1MΩ时，Rd∥ro=770kΩ；Rd=3.3MΩ时，Rd∥ro=1.65MΩ —— 增益仅提升1.15倍，但功耗翻3倍
最佳Rd选择：令Rd ≈ ro / 3 ~ ro / 2。本例ro=3.3MΩ → Rd=1MΩ~1.5MΩ。但受VDS裕量限制（VDD−ID×(Rd+Rs)≥1V），ID×Rd≤4V−ID×Rs。ID=8μA，Rs=100kΩ → ID×Rs=0.8V → ID×Rd≤3.2V → Rd≤400kΩ。故Rd取390kΩ（E24标称值）。
4.2 Cgs的隐形绞杀：它不显现在DC偏置计算中，却主宰AC响应
Cgs是MOSFET固有电容，2N7002典型值为35pF。它与Rg（栅极等效电阻）构成低通滤波器，-3dB频率fH = 1/(2π×Rg×Cgs)。
问题在于：Rg不是你画的栅极电阻，而是信号源内阻+PCB走线电阻+探头电容并联等效值。
- 音频信号源内阻常50Ω~600Ω
- 洞洞板走线电阻≈0.5Ω/cm，1cm长即0.5Ω
- 但示波器探头电容（10×档）达15pF，与Cgs并联 → Ctotal≈50pF
若信号源内阻Rg=600Ω，则fH = 1/(2π×600×50pF) ≈ 5.3MHz —— 对音频够用。
但若你用长导线接信号源，导线电感+电容形成谐振，或探头接地夹过长引入环路电感，fH可能骤降至100kHz以下，高频细节全失。
实测技巧：
- 用最短导线（≤2cm）连接信号源到G极
- 探头接地夹直接焊在G极焊盘旁，勿绕行
- 测幅频响应时，从100Hz扫到1MHz，观察-3dB点。若在20kHz就跌落，必是Cgs路径阻抗过大
4.3 米勒效应的终极陷阱：Cgd如何让高频增益雪崩式下跌
Cgd（栅漏电容）在共源极结构中引发米勒效应，等效输入电容Cin = Cgs + Cgd×(1−Av)。Av=−35 → Cin ≈ Cgs + 36×Cgd。2N7002的Cgd≈5pF，故Cin ≈ 35 + 180 = 215pF —— 是Cgs的6倍！
这意味着：即使Rg=600Ω，fH = 1/(2π×600×215pF) ≈ 123kHz，比单Cgs估算低43倍。这就是为什么“理论增益很高，实测高频衰减严重”的根本原因。
破解法：
- 减小|Av|：用源极旁路电容Cs部分旁路Rs，降低交流源极电阻，从而降低|Av| → 减轻米勒效应。但Cs取值需权衡：Cs太小，低频增益不足；Cs太大，直流偏置被短路。
- 改用共漏极（源极跟随器）：Av≈1，Cin≈Cgs+Cgd，无米勒倍增，fH飙升。但牺牲增益，适合做缓冲级。
我的经验：对单级放大，Av控制在−20 ~ −40之间最稳妥。更高增益必须用两级：第一级共源（Av≈−25），第二级共漏（Av≈0.95），总Av≈−24，但fH提升3倍以上。
实操心得：在洞洞板上，Cgd的影响比Cgs更难消除。我曾为提升fH，把Rd从390kΩ降到100kΩ，Av从−32降到−8，但fH从85kHz升到320kHz，语音清晰度显著改善。增益够用就好，带宽才是真实体验。
5. 静态工作点调试：示波器上三个电压轨的读取顺序与异常模式识别
画完电路、算好电阻、焊好板子，上电后第一件事不是接信号，而是用示波器DC耦合，依次测VGS、VDS、VS三个电压。顺序不能错，否则可能误判故障。
5.1 标准读取流程：VS → VDS → VGS，五分钟定位90%问题
先测VS（源极对地）：
- 正常：0.5~2V（取决于Rs和ID）
- 异常① VS≈0V → ID≈0 → 检查G极是否虚焊、Vbias是否断开、MOSFET是否击穿（用万用表二极管档测D-S是否短路）
- 异常② VS > VDD×0.8 → ID过大 → 检查Rs是否错焊成0Ω、VT是否严重偏低、Vbias是否过高
再测VDS（漏极对地）：
- 正常：VDD的1/3~2/3（例VDD=5V时，VDS=1.5~3.5V）
- 异常① VDS≈VDD → 管子截止 → 检查VGS是否<VT（测VGS确认）
- 异常② VDS≈0V → 管子饱和 → 检查Rd是否虚焊、VDD是否短路、ID是否过大（回看VS）
最后测VGS（栅极对源极）：
- 正常：应≈Vbias−VS，且满足VT < VGS < VDD
- 异常① VGS≈0V → G极接地或Vbias断开
- 异常② VGS > VDD → G极被意外拉高（检查附近走线是否碰触VDD）
这个顺序的逻辑是：VS是ID的直接体现，VDS反映管子工作区，VGS是偏置源头。从负载端（S）向控制端（G）逆向排查，效率最高。
5.2 波形诊断口诀：削顶、圆化、抖动，各对应一类故障
接入1kHz正弦信号后，观察输出波形：
- 顶部削平（Clipping at top）：VDS接近VDD，管子进入截止区 → 减小Rd或增大Rs，提高Q点
- 底部削平（Clipping at bottom）：VDS接近0V，管子进入线性饱和区 → 增大Rd或减小Rs，降低Q点
- 整体圆化（Rounded edges）：Cgs/Cgd滤波 → 检查Rg路径，缩短走线，换低电容探头
- 周期性抖动（Jitter）：电源纹波或地线干扰 → 示波器开启FFT，看是否有50Hz/100Hz峰；加100μF电解电容到VDD对地
我调试过一款心率传感器前置放大，输出波形持续抖动。查电源纹波仅2mVpp，但FFT显示1.2MHz尖峰——原来是开关电源的辐射干扰耦合到高阻G极。解决方案：在G极串联10Ω电阻，并在其后对地加100pF瓷片电容，形成RC低通，1.2MHz处衰减40dB，抖动消失。
5.3 温度漂移实测法：用手指按住MOSFET，看VDS变化率
MOSFET的VT随温度升高而降低（约−2mV/℃），ID随之上升。用手掌按住SOT-23封装30秒，体温（≈35℃）使管芯升温10~15℃，VT下降20~30mV。
正常电路：VDS应缓慢下降（ID↑→VDS↓），下降幅度<10%（例5V→4.5V）。
异常电路：VDS骤降（5V→2V）或VDS上升（ID↓，反常）→ 偏置无负反馈或Rs太小。
这个土办法比用温箱更直观。我把它写进公司《模拟电路快速排障手册》第一条，因为90%的新人第一次遇到热漂移，都是在通电半小时后发现增益莫名下降，而用此法，30秒内就能确认是否偏置设计缺陷。
最后分享一个血泪教训：某次量产板批量失效，现象是低温（−10℃）下增益暴跌。查数据手册，VT在−10℃时比25℃高0.3V，而我们的Rs按25℃设计，低温下ID锐减70%。解决方案：Rs改用NTC热敏电阻串入，或直接选VT温度系数更小的器件（如DMG6968U）。记住：环境温度不是变量，是设计参数。
