1. 这份“爆肝整理”到底在解决什么问题？
你有没有过这种经历：手头一块STM32F407开发板，想点亮一个LED，查了HAL库函数，调用HAL_GPIO_TogglePin()，灯亮了——但心里发虚：这行代码背后，CPU到底干了啥？GPIOB的时钟使能寄存器RCC->APB2ENR第3位被置1，是靠__HAL_RCC_GPIOB_CLK_ENABLE()宏展开的；而GPIOB->ODR ^= GPIO_PIN_0这一句，本质是向0x40020414这个地址写入一个翻转值。可当你打开《STM32F407参考手册》第296页，看到GPIOx_BSRR、GPIOx_BRR、GPIOx_IDR一长串寄存器列表，密密麻麻的位域定义、复位值、访问属性，瞬间头皮发紧。这不是文档没写清楚，而是你缺了一张“寄存器地图”——一张把内核、总线、外设三者血肉关系钉死在纸面上的地图。
这份标题里写着“爆肝整理”的23个寄存器，根本不是随便凑数的清单。它是一套经过实战淬炼的“最小必要知识集”，专为嵌入式开发者穿越“寄存器迷雾”设计。它不讲Cortex-M内核所有58个系统控制寄存器，只挑出真正决定你能否让MCU跑起来、跑得稳、跑得快的那23个；它不罗列STM32全系列上千个外设寄存器，只锁定你在裸机开发、HAL底层调试、RTOS移植中最常被卡住、最易配错、最影响性能的23个关键节点。比如NVIC_ISER（中断使能）、SCB_VTOR（向量表偏移）、SYST_RVR（SysTick重装载值）——这三个寄存器，决定了你的中断是否能进、中断向量从哪取、系统滴答是否准时；再比如RCC_CFGR（时钟配置）、FLASH_ACR（闪存加速）、DMA_CPAR（DMA外设地址）——它们直接左右着你的主频上限、代码执行效率、数据搬运带宽。这些寄存器不是孤立存在的，它们像血管一样，把内核指令流、总线仲裁、外设状态全部串联起来。你调HAL_Delay(100)卡顿，根源可能在SYST_CALIB校准值没读准；你DMA传输总丢数据，八成是DMA_CNDTR计数器没清零或DMA_IFCR标志没清除。这份整理，就是帮你把“为什么卡在这里”的模糊直觉，变成“去查哪个寄存器、看哪一位、改什么值”的确定性动作。它面向的不是刚学完C语言的学生，而是已经写过3个以上STM32项目、开始碰触启动文件、中断向量表、内存映射、时钟树的进阶开发者——你不再满足于“调库能用”，你要知道“库为何这样写”，更要具备“绕过库直接操作”的底气。这才是“爆肝”的真实含义：不是堆砌信息，而是用血肉经验，把抽象寄存器还原成可触摸、可调试、可掌控的物理存在。
2. 为什么是这23个？选型逻辑与领域深度拆解
选这23个寄存器，绝非拍脑袋决定。它背后是一套严格的“三维度筛选模型”，这套模型是我带过17个嵌入式团队、调试过200+款MCU硬件、亲手写过从Bootloader到驱动层代码后沉淀下来的判断标准。我们不看手册页码厚度，只看三个硬指标：不可绕过性、故障高频性、性能杠杆性。
2.1 不可绕过性：没有它，连第一行代码都跑不起来
这类寄存器是MCU运行的“氧气”。比如SCB_VTOR（向量表偏移寄存器），它告诉CPU：“我的中断向量表不在默认的0x00000000，而在0x08004000”。如果你用Keil生成的.bin烧录到Flash偏移地址0x4000处，却忘了在启动代码里设置SCB->VTOR = FLASH_BASE + 0x4000，那么一旦发生NMI或HardFault，CPU就会去0x00000000找向量，结果跳到非法地址，芯片直接锁死。我见过太多人抱怨“程序烧进去就跑飞”，查到最后，就是漏了这一行汇编。再如NVIC_ISER（中断使能寄存器），HAL库里HAL_NVIC_EnableIRQ(USART1_IRQn)最终展开为NVIC->ISER[0] |= (1UL << 37)。如果你手动写裸机，不操作这个寄存器，哪怕USART1的接收中断标志USART_SR_RXNE被置位，CPU也永远不会响应——因为中断请求在NVIC层面就被掐断了。这类寄存器，就像汽车的点火开关，没有它，引擎再好也是废铁。
2.2 故障高频性：80%的“玄学问题”都藏在这里
这类寄存器是调试现场的“破案关键”。以RCC_CFGR（时钟配置寄存器）为例，它的SW[1:0]位决定系统时钟源（HSI/HSE/PLL），HPRE[3:0]位决定AHB预分频，PPRE1[2:0]和PPRE2[2:0]决定APB1/APB2预分频。一个典型场景：你用HSE=8MHz，PLL倍频到72MHz，但UART波特率始终不准。查了半天，发现RCC_CFGR的PPRE1位被误设为0b100（即APB1分频2），导致USART2（挂APB1）的时钟实际是36MHz而非72MHz，波特率计算公式里的USARTDIV值全错。这种错误，在CubeMX图形界面里点几下就搞定，但一旦你脱离GUI手写启动代码，或者需要动态切换时钟（比如低功耗模式唤醒后切回高速），就必须直面RCC_CFGR的每一位。另一个高频坑是FLASH_ACR（闪存访问控制寄存器）。STM32F103在72MHz主频下，若FLASH_ACR的LATENCY位没设为2（即2个等待周期），CPU取指会因闪存速度跟不上而频繁等待，代码执行慢得像幻灯片。我曾帮一家工控客户定位一个“定时器中断偶尔丢失”的问题，最终发现是FLASH_ACR的PRFTBE（预取缓冲使能）被意外关闭，导致中断服务程序入口跳转延迟超标。
2.3 性能杠杆性：改一位，吞吐量翻倍
这类寄存器是榨取硬件极限的“杠杆支点”。DMA_CPAR（外设地址寄存器）和DMA_CMAR（存储器地址寄存器）就是典型。当你要用DMA搬运ADC采样数据时，DMA_CPAR必须指向ADC1->DR（数据寄存器地址），DMA_CMAR指向你的RAM缓冲区首地址。但关键在DMA_CNDTR（数据数量寄存器）——它设定一次传输的字节数。如果设为1000，DMA控制器会自动搬运1000个字节后触发传输完成中断；如果设为1，每采一个点就中断一次，CPU负载飙升。更精妙的是DMA_CCR（控制寄存器）里的MINC（存储器增量）和PSIZE/MSIZE（外设/存储器数据宽度）。ADC采样通常是16位，但你的缓冲区是uint16_t adc_buf[1000]，这时MSIZE必须设为0b10（16位），否则DMA会按8位搬运，数据错位。我做过实测：同样采集1000点，正确配置DMA比CPU轮询快4.7倍，且CPU占用率从95%降到5%。这就是寄存器的力量——它不增加硬件，只通过精准配置，把MCU的并行能力彻底释放。
这23个寄存器，就是从Cortex-M内核（SCB,NVIC,SYST）、系统级（RCC,FLASH,EXTI）、外设级（GPIOx_MODER,USARTx_BRR,TIMx_PSC）三个层面，用上述三维度筛出来的“黄金节点”。它们不是手册的摘抄，而是故障现场的“指纹库”，是你调试日志里最该盯住的那几行十六进制值。
3. 核心寄存器详解：原理、配置与实操陷阱
下面进入硬核部分。我将逐个拆解这23个寄存器中最具代表性的7个，不仅告诉你“是什么”，更讲透“为什么这么设计”、“怎么配才稳”、“踩过哪些坑”。每个解析都包含：物理地址与位域图解、核心功能一句话定义、配置逻辑推演、实操代码片段、独家避坑心得。记住，寄存器不是静态表格，它是CPU与硬件对话的实时语言。
3.1 SCB_VTOR：向量表的“GPS坐标”
- 物理地址：
0xE000ED08（Cortex-M3/M4通用） - 位域定义：
[31:7]为向量表基址（TBLOFF），[6:0]保留（必须为0） - 核心功能：告诉CPU：“我的中断向量表（Reset、NMI、HardFault等入口地址）放在哪里。”
提示：
VTOR的TBLOFF位是7位右对齐的，意味着实际基址 =VTOR[31:7] << 7。例如，你想把向量表放到Flash的0x08004000处，那么VTOR[31:7]应为0x08004000 >> 7 = 0x40080。
配置逻辑推演：
为什么需要VTOR？因为MCU启动后，默认从0x00000000取向量。但你的Bootloader可能在0x08000000，App固件在0x08004000。若不改VTOR，App的中断就永远找不到自己的服务程序。CubeMX生成的startup_stm32f407xx.s里，__Vectors标号定义了向量表，链接脚本（.ld）通过PROVIDE(__Vectors = ORIGIN(FLASH) + 0x4000)将其定位。但链接器只管地址，CPU运行时仍需VTOR告知。
实操代码片段：
// 在main()开头，SystemInit()之后立即设置 #define APP_VECTOR_TABLE_OFFSET 0x4000 SCB->VTOR = FLASH_BASE | APP_VECTOR_TABLE_OFFSET; // 注意：FLASH_BASE通常是0x08000000，但这里用|而非+，因为VTOR[6:0]必须为0独家避坑心得：
- 坑1：未对齐报错。
VTOR要求基址必须是128 * n（即128字节对齐），因为向量表最小单位是128个4字节入口（32个中断）。若你设VTOR = 0x08004001，CPU会触发UsageFault。实测：Keil调试时，VTOR写入非法值，调试器会直接断连。 - 坑2：修改时机错误。必须在
SystemInit()之后、任何中断使能之前设置。SystemInit()会初始化时钟，若此时VTOR还指向默认地址，而SystemInit里又触发了某个异常（如未屏蔽的SysTick），CPU就会跳到错误位置。我曾因此导致Bootloader无法跳转到App，反复复位。 - 坑3：多核陷阱。在双核MCU（如STM32H7）上，每个Cortex-M7内核都有自己的
VTOR，必须分别设置。别以为设一个就全局生效。
3.2 RCC_CFGR：时钟树的“总阀门”
- 物理地址：
0x40023804（STM32F4系列，RCC基址+0x04） - 关键位域：
SW[1:0]（系统时钟源）、HPRE[3:0]（AHB分频）、PPRE1[2:0]（APB1分频）、PPRE2[2:0]（APB2分频） - 核心功能：配置MCU的主时钟路径、各总线预分频系数，决定所有外设的实际工作频率。
配置逻辑推演：
STM32F407的时钟树极其复杂，但RCC_CFGR是它的总控开关。假设你用HSE=8MHz，PLL输入为HSE，PLL倍频为9（8*9=72MHz），则PLLSRC位（HSE作为PLL源）和PLLM（分频系数，通常为8）需在RCC_PLLCFGR中设，而RCC_CFGR的SW位要设为0b10（PLLCLK作为SYSCLK）。接着，HPRE设为0b0000（AHB不分频，72MHz），PPRE2设为0b000（APB2不分频，72MHz），PPRE1设为0b100（APB1分频2，36MHz）。为什么USART2（APB1）用36MHz？因为其波特率寄存器USARTDIV计算公式为：DIV = (APB1CLK / (16 * BaudRate))，若APB1是72MHz，DIV值会超出16位范围（最大65535），导致无法设置高波特率。
实操代码片段：
// 手动配置PLL，替代HAL_RCC_OscConfig() RCC->CR |= RCC_CR_HSEON; // 开启HSE while(!(RCC->CR & RCC_CR_HSERDY)); // 等待HSE稳定 RCC->PLLCFGR = (8 << 0) | (9 << 6) | (0 << 16) | (0 << 22); // PLLM=8, PLLN=9, PLLP=0(2分频), PLLQ=0 RCC->CR |= RCC_CR_PLLON; while(!(RCC->CR & RCC_CR_PLLRDY)); RCC->CFGR = (0b10 << 0) | (0b0000 << 4) | (0b100 << 10) | (0b000 << 13); // SW=PLL, HPRE=1, PPRE1=2, PPRE2=1 RCC->CFGR |= RCC_CFGR_SW; // 切换SYSCLK到PLL while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_1); // 等待切换完成独家避坑心得：
- 坑1：分频比反直觉。
PPRE1[2:0]值为0b100表示“APB1时钟 = HCLK / 2”，但0b000表示“HCLK / 1”，0b101表示“HCLK / 4”。这个编码不是线性递增，而是遵循特定映射表（见RM0090 Table 10）。我曾把0b010（HCLK/4）误认为HCLK/2，导致SPI通信失败。 - 坑2：时钟使能顺序。必须先配置好
RCC_CFGR，再使能外设时钟（如RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN）。若顺序颠倒，外设寄存器可能读写异常。某次调试SPI Flash，发现SPI1->CR1写入无效，最后发现是RCC->APB2ENR使能晚于SPI初始化。 - 坑3：低功耗陷阱。在Stop模式唤醒后，
RCC_CFGR的SW位可能被重置为0b00（HSI），若你不检查并重新切换回PLL，系统会以16MHz运行，所有定时器、通信速率全乱套。
3.3 NVIC_ISER：中断的“闸门控制器”
- 物理地址：
0xE000E100（NVIC基址+0x100，ISER0） - 位域定义：每个
ISER寄存器32位，每位对应一个中断线（IRQn）。STM32F407有97个中断，需ISER0~ISER2共3个寄存器。 - 核心功能：使能指定中断线，允许其请求被CPU响应。
配置逻辑推演：NVIC_ISER是中断系统的“总闸门”。CPU的PRIMASK、FAULTMASK、BASEPRI寄存器控制全局中断屏蔽，而ISER控制单个中断的“准入资格”。例如，USART1_IRQn为37号中断，对应ISER1的第5位（37-32=5）。写NVIC->ISER[1] |= (1UL << 5)，即开启USART1中断。但注意：这只是“允许中断请求到达CPU”，真正的响应还需满足：① 全局中断使能（__enable_irq()）；② 该中断优先级高于当前正在执行的中断；③ 外设本身已使能中断（如USART_CR1的RXNEIE位）。
实操代码片段：
// 配置USART1中断：使能NVIC、设置优先级、使能外设中断 NVIC_SetPriority(USART1_IRQn, 5); // 设置抢占优先级5，子优先级0 NVIC_EnableIRQ(USART1_IRQn); // 展开为 ISER[1] |= (1<<5) USART1->CR1 |= USART_CR1_RXNEIE; // 使能接收中断 __enable_irq(); // 开启全局中断独家避坑心得：
- 坑1：位操作溢出。
IRQn为37，ISER[1]索引为37/32=1，位偏移为37%32=5。若你写NVIC->ISER[0] |= (1UL << 37)，结果是ISER[0]的第5位（37 mod 32）被置1，但目标中断线是ISER[1]的第5位！这是C语言位运算的常见陷阱。务必用NVIC->ISER[IRQn >> 5] |= (1UL << (IRQn & 0x1F))。 - 坑2：优先级配置失效。
NVIC_SetPriority()写的是IPR寄存器（中断优先级寄存器），其有效位数由AIRCR.PRIGROUP决定。若PRIGROUP=0b101（5位抢占，3位子优先），而你设priority=0x20（二进制00100000），实际只有高5位00100生效，子优先级为0。我曾因PRIGROUP配置错误，导致两个同优先级中断出现“饥饿”现象。 - 坑3：中断使能顺序。必须先
NVIC_EnableIRQ()，再USART_CR1 |= RXNEIE。若反过来，外设中断已产生，但NVIC闸门未开，该中断会被挂起（pending），直到闸门打开才触发。这会导致首次接收数据无响应，让人误以为硬件故障。
3.4 GPIOx_MODER：IO口的“角色卡”
- 物理地址：
0x40020000（GPIOA基址+0x00），MODER偏移0x00 - 位域定义：每2位控制1个IO口（
MODER[1:0]for Pin0），00=输入，01=通用输出，10=复用功能，11=模拟 - 核心功能：定义每个GPIO引脚的工作模式，是IO配置的第一步。
配置逻辑推演：MODER是GPIO配置的基石。它不像OTYPER（输出类型）、OSPEEDR（输出速度）那样可选，而是强制前置条件。例如，你想用PA9做USART1_TX，必须先设GPIOA->MODER[9*2+1:9*2] = 0b10（复用功能），否则即使AFR[9]设了复用功能号，信号也不会从AFIO模块输出。再如，用PB0做ADC1_IN8，必须设GPIOB->MODER[0] = 0b11（模拟输入），否则ADC采样会受数字电路噪声干扰。MODER的配置顺序必须在OTYPER、OSPEEDR、PUPDR（上下拉）之前，因为后续寄存器的某些位在MODER为输入模式时无效。
实操代码片段：
// 配置PA9为USART1_TX（复用推挽） RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN; // 使能GPIOA时钟 GPIOA->MODER &= ~(0x3 << (9*2)); // 清除PA9模式位 GPIOA->MODER |= (0x2 << (9*2)); // 设为复用功能（10） GPIOA->OTYPER &= ~(0x1 << 9); // 推挽输出（0） GPIOA->OSPEEDR |= (0x3 << (9*2)); // 高速（11） GPIOA->AFR[1] |= (0x7 << ((9-8)*4)); // AFR[1]控制Pin8-Pin15，AFRL=7（USART1_TX）独家避坑心得：
- 坑1：位域覆盖错误。
MODER是32位寄存器，控制16个引脚，每引脚占2位。若你写GPIOA->MODER |= 0x00000200（十六进制），看似只改了Pin9，实则0x00000200二进制是0000001000000000，对应MODER[9]位，但MODER[9]只是Pin4.5的低位！正确做法是&=~清零再|=置位，避免误改相邻引脚。 - 坑2：复用功能号错配。
AFR寄存器里的功能号（0-15）必须与外设手册严格匹配。STM32F407的USART1_TX在AF7，但有些型号是AF8。我曾在一个项目中把AFR[1] |= (0x8 << 4)（AF8）写成0x7（AF7），结果TX引脚始终高电平，毫无波形。 - 坑3：模拟输入的隐藏要求。设
MODER = 0b11后，必须确保OTYPER、OSPEEDR、PUPDR对模拟模式无影响（通常设为0）。更重要的是，若该引脚同时连接了外部上拉电阻，PUPDR设为上拉会引入额外电流，影响ADC精度。实测：PUPDR设为0b00（无上下拉）比0b01（上拉）的ADC读数稳定度提升3个LSB。
3.5 USARTx_BRR：波特率的“精密刻度尺”
- 物理地址：
0x4001100C（USART1基址+0x0C） - 位域定义：
[15:0]为整数部分（DIV_Mantissa），[31:16]为小数部分（DIV_Fraction，仅4位有效） - 核心功能：存储波特率分频系数，决定USART的发送/接收时序精度。
配置逻辑推演：BRR的计算公式为：DIV = (DIV_Mantissa << 4) | DIV_Fraction = (USARTDIV * 16)，其中USARTDIV = APBxCLK / (16 * BaudRate)。例如，APB2=72MHz，BaudRate=115200，则USARTDIV = 72000000 / (16 * 115200) = 39.0625。整数部分39，小数部分0.0625*16=1，所以BRR = (39 << 4) | 1 = 0x271。BRR的精度直接决定通信误码率。若BRR计算错误，哪怕只差1，实际波特率偏差可达0.1%，在长距离、高波特率下必然丢包。
实操代码片段：
// 手动计算BRR，替代HAL_USART_Init() uint32_t apb2_clk = 72000000; uint32_t baudrate = 115200; uint32_t usartdiv = (apb2_clk + (baudrate * 8)) / (baudrate * 16); // 四舍五入 uint32_t mantissa = usartdiv / 16; uint32_t fraction = usartdiv % 16; USART1->BRR = (mantissa << 4) | fraction;独家避坑心得：
- 坑1：时钟源混淆。USART1挂APB2，时钟为
PCLK2；USART2/3挂APB1，时钟为PCLK1。若你用PCLK2计算USART2的BRR，结果会错得离谱。务必查《Reference Manual》的“Clock tree”章节确认外设挂载总线。 - 坑2：小数部分截断。
BRR[31:16]只有低4位有效，高12位写入会被忽略。若你计算出fraction=17（二进制10001），只取低4位0001，实际fraction=1，导致BRR值比理论小16，波特率偏高。正确做法是fraction &= 0xF。 - 坑3：超频容忍度。STM32官方推荐波特率误差<3%。但实测发现，某些USB转串口芯片（如CH340）对误差极敏感。曾有一个项目，
BRR计算误差0.8%，PC端收发正常，但连接某款工业PLC时，握手失败。最终将BRR微调±1，误差降至0.05%，问题解决。
3.6 TIMx_PSC：定时器的“齿轮变速器”
- 物理地址：
0x40000028（TIM2基址+0x28） - 位域定义：
[15:0]为16位预分频值（PSC），计数器时钟 =CK_CNT / (PSC + 1) - 核心功能：降低定时器计数器的时钟频率，扩展定时周期范围。
配置逻辑推演：PSC是定时器精度与范围的平衡点。假设TIM2挂APB1，PCLK1=36MHz，你想实现1ms定时（1000Hz），则计数器周期需为36000000 / 1000 = 36000。若PSC=0，则ARR（自动重装载值）需设为35999，可行；但若你想实现1s定时（1Hz），ARR需为35999999，超出16位范围（最大65535）。此时必须增大PSC，例如PSC=3599，则CK_CNT = 36000000 / 3600 = 10kHz，ARR=9999即可实现1s。PSC的本质是“减速齿轮”，它牺牲了最小定时分辨率（1/CK_CNT），换取了最大定时长度（(ARR+1)/CK_CNT）。
实操代码片段：
// 配置TIM2为1ms定时中断 RCC->APB1ENR |= RCC_APB1ENR_TIM2EN; // 使能TIM2时钟 TIM2->PSC = 3599; // PSC+1 = 3600, CK_CNT = 36MHz/3600 = 10kHz TIM2->ARR = 9999; // (ARR+1) = 10000, Period = 10000/10kHz = 1ms TIM2->DIER |= TIM_DIER_UIE; // 使能更新中断 TIM2->CR1 |= TIM_CR1_CEN; // 启动计数器独家避坑心得：
- 坑1：PSC写入延迟。
PSC寄存器有缓冲，写入后不会立即生效，需等待UG（更新事件）触发。若你在TIMx->CR1 |= TIM_CR1_CEN前未设TIMx->EGR |= TIM_EGR_UG，PSC值可能被忽略。实测：某些MCU上，PSC设为大值后，定时器初始周期异常短。 - 坑2：时钟倍频陷阱。APB1总线上的TIM2/3/4/5/6/7，若
APB1PRE分频系数≠1，其时钟会被倍频2。例如PCLK1=36MHz，APB1PRE=2（即APB1分频2），则PCLK1=18MHz，但TIM2时钟为18MHz * 2 = 36MHz。RCC_CFGR的PPRE1位决定了这一点，务必在计算PSC前确认。 - 坑3：ARR与PSC的协同。
ARR和PSC共同决定定时精度。若PSC过大，ARR过小，会导致定时抖动。例如PSC=35999，CK_CNT=1kHz，ARR=0，理论上1ms中断，但ARR=0时，计数器从0开始，溢出后重载为0，实际周期为2/CK_CNT=2ms。最小ARR应为1。
3.7 DMA_CNDTR：数据搬运的“计数沙漏”
- 物理地址：
0x40026018（DMA2_Stream0基址+0x18） - 位域定义：
[15:0]为16位数据传输数量（NDT），每次传输减1，减至0触发TC（传输完成）中断 - 核心功能：设定DMA本次传输的数据单元数，是DMA自动搬运的“沙漏”。
配置逻辑推演：CNDTR是DMA传输的“生命倒计时”。它与CPAR（外设地址）、CMAR（存储器地址）、CCR（控制寄存器）协同工作。例如，用DMA搬运1000个uint16_tADC数据，CNDTR=1000，CCR的MSIZE=0b10（16位），PSIZE=0b10（16位），MINC=1（存储器地址自增），PINC=0（外设地址固定）。DMA启动后，每完成一次16位传输，CNDTR减1，直至为0，置位DMA_LISR_TCIF0标志。关键点在于：CNDTR必须在DMA通道使能（CCR的EN位）前写入，否则可能被忽略；且每次传输开始前，必须确保CNDTR已重置，否则会从上次剩余值继续。
实操代码片段：
// 配置DMA2_Stream0搬运ADC数据 RCC->AHB1ENR |= RCC_AHB1ENR_DMA2EN; // 使能DMA2时钟 DMA2_Stream0->PAR = (uint32_t)&ADC1->DR; // 外设地址 DMA2_Stream0->M0AR = (uint32_t)adc_buf; // 存储器地址 DMA2_Stream0->NDTR = 1000; // 传输1000个数据 DMA2_Stream0->CR = DMA_SxCR_CHSEL_0 | // 选择通道0（ADC1） DMA_SxCR_MINC | // 存储器增量 DMA_SxCR_PSIZE_1 | // 外设16位 DMA_SxCR_MSIZE_1 | // 存储器16位 DMA_SxCR_DIR_0 | // 从外设到存储器
