ADC采样需要对采样信号加跟随器，因为在对信号采样时，ADC的输入电阻会变小，如果信号的阻抗比较大，则会呗分压，导致电压发生变化，引起采样数据不稳定的现象。
ADC主要参数：
动态范围DR：指ADC能够同时处理的最大信号与最小可分辨信号之间的比值，通常用分贝（dB）表示。它反映了ADC能"看到"多强的信号和"听到"多弱的信号之间的跨度。
一颗ADC芯片的理论量化噪声：
DR=20log( V_FS / V_noise_rms ) = 6.02N+1.76 dB
但实际受到除了量化噪声，还有热噪声、时钟抖动噪声、电源噪声、谐波失真等多种噪声源，所以实际动态范围会小于理论动态范围。
有效位数ENOB：表示一个ADC实际使用时等效于一个多少位数的理想ADC,因为ADC在实际使用时病不能达到标称的位数，总会受到各种噪声的影响使得实际有效位数比标称的位数更低，例如，一个16位的ADC可能实际的有效位数只有14位或者更低。
并且，ENOB并不是固定的量，ADC采样率越高，ENOB越低，信号频率越高，ENOB越低，数据手册中通常会给出不同采样率和不同输入频率下的ENOB，注意与自己使用的条件进行对齐。
其他参数：TODO...
抗混叠滤波器的设计：首先，确定信号上限频率后,可以选择设计滤波器的-3dB截止频率，一般选择3-5倍信号频率为截止频率，如果信号时标准的正弦波，可以选择三倍，如果信号是方波或者脉冲频率信号，可以选择5倍甚至更高，以保留更多的谐波频率。因为奈奎斯特采样定理描述的问题，当信号频率超过采样频率的的一半时，采样后的信号会折叠到0~Fs/2频率，所以对于采样频率除的信号衰减一定要足够，否则，Fs处的噪声会直接折叠到0Hz附近，所以根据设计要求，选择滤波器的设计阶数，以实现在Fs处的信号衰减满足要求。
