摘要
本文以一个实际工程中的SPI从机接口设计为例，完整演示FPGA接口设计全流程。内容涵盖接口协议分析、引脚约束编写、Verilog RTL实现、Testbench仿真验证以及上板调试方法。所有代码均经过仿真验证，可直接复制使用。文章遵循工程化设计思路，从需求分析到最终实现，每一步都给出可操作的技术方案。
应用场景
SPI（Serial Peripheral Interface）接口广泛应用于ADC/DAC配置、传感器数据读取、Flash存储器控制等场景。本文设计的SPI从机接口适用于以下典型场景：
- 与MCU通信：MCU作为SPI主机，FPGA作为从机，实现寄存器读写。
- 传感器数据采集：FPGA从机接收主机发送的配置命令，返回传感器采样数据。
- 板级互联：FPGA与DSP或ARM处理器之间的高速数据交换。
本设计支持Mode 0和Mode 3两种SPI模式（CPOL=0/1，CPHA=0），数据位宽8位，最高工作时钟50MHz，具备完整的读写操作功能。
核心原理
SPI接口四线制原理
SPI总线包含四根信号线：
- SCLK：串行时钟，由主机产生。
- MOSI：主机输出从机输入。
- MISO：主机输入从机输出。
- CS：片选信号，低电平有效。
数据移位时序
在CPHA=0模式下，数据在SCLK上升沿被采样（从机接收），在SCLK下降沿输出（从机发送）。因此从机设计的关键是：
- 接收路径：在SCLK上升沿采样MOSI。
- 发送路径：在SCLK下降沿更新MISO。
状态机设计
从机接口核心是一个字节级状态机，包含四个状态：
- IDLE：等待片选拉低。
- OPCODE：接收操作码（读/写）。
- ADDR：接收寄存器地址。
- DATA：接收或发送数据。
详细步骤
步骤一：接口信号定义
定义顶层模块端口，包括SPI物理接口和内部寄存器接口。
步骤二：引脚约束编写
根据FPGA芯片型号和开发板原理图，编写XDC或SDC约束文件。关键约束包括：
- 引脚位置约束。
- I/O标准约束（如LVCMOS33）。
- 时钟约束（SCLK作为时钟信号需声明）。
步骤三：RTL代码实现
采用三段式状态机实现SPI从机逻辑。核心设计要点：
- 使用双沿触发器避免亚稳态。
- 数据移位寄存器采用右移方式。
- 写操作在接收完第8位数据后产生写脉冲。
步骤四：仿真验证
编写Testbench模拟SPI主机时序，验证读写功能正确性。
步骤五：上板调试
使用逻辑分析仪或在线逻辑分析仪（ILA）抓取内部信号，验证实际时序。
完整可运行代码
SPI从机顶层模块
module spi_slave_top (
input wire clk_50m, // 系统时钟50MHz
input wire rst_n, // 异步复位，低有效
// SPI物理接口
input wire spi_cs_n, // 片选，低有效
input wire spi_sclk, // SPI时钟
input wire spi_mosi, // 主机输出从机输入
output wire spi_miso, // 主机输入从机输出
// 用户寄存器接口
input wire [7:0] reg_data_in, // 读数据输入
output reg [7:0] reg_data_out, // 写数据输出
output reg reg_wr_en, // 写使能脉冲
output reg reg_rd_en // 读使能脉冲
);
// ============================================================
// 参数定义
// ============================================================
localparam IDLE = 2’d0;
localparam OPCODE = 2’d1;
localparam ADDR = 2’d2;
localparam DATA = 2’d3;
// ============================================================
