简介：面向正在学习STM32与AD9850直接数字频率合成的嵌入式开发者，这份压缩包以STM32为控制核心、AD9850为频率合成器，提供了一套工程文件完整、可直接参考的DDS实现方案。内容覆盖GPIO驱动配置、频率控制字计算、HAL库代码，以及AD9850初始化、相位累加与波形输出流程，适合正在研究信号发生器或需要快速搭建频率合成方案的软硬件工程师。压缩包共一百七十个文件，以C源文件、头文件和启动文件为主，另含HEX、AXF等编译产物及工程配置文件，便于直接烧录验证或二次开发；包体大小约二点四七MB，目录结构清晰紧凑。资源已有七百二十三人学习，附带的文档、备份工程和列表文件能帮助理解接口连接、时序控制与低通滤波器设计，显著缩短从原理到实际调试的路径。
1. 用STM32控制AD9850 DDS，比买现成信号源更划算的开源做法
做扫频源、跳频本振或者频率特性测试仪时，很多人第一反应是去买一台台式信号发生器，实际上用STM32控制一块AD9850 DDS模块，半天就能把0~40MHz的正弦波输出跑起来。AD9850内部集成了相位累加器、正弦查找表和10位DAC，只要写入40位控制字，就能以约0.029Hz的分辨率输出任意频率，而且频率切换是瞬时完成的，不像PLL需要锁定时间。这个方案特别适合毕业设计、实验室自制仪器和射频前级调试，因为它的频点、相位、扫频速度全部由软件决定，改代码比改电感电容省事得多。下面按工程上最稳的并口GPIO直连方式来写，接线清晰、时序可控，比串口模式更适合高频输出。
2. AD9850 DDS原理与STM32接口选型：为什么并口GPIO比串口更实用
2.1 相位累加器：DDS与传统查表法的本质区别
AD9850这类完整DDS芯片，常被简单描述成“查表输出正弦”，但真正值钱的是查表之前的相位累加器。芯片内部有一个32位相位累加器，每个REFCLK上升沿都会把频率控制字FTW加进去一次，累加结果的高位作为正弦ROM的地址，ROM输出的幅值再交给10位DAC转成模拟信号。输出频率由累加速度决定，数学表达式是：
fout = FTW × fclk / 2^32
当参考时钟是125MHz时，频率分辨率是125000000 / 4294967296，约等于0.0291Hz，也就是说写一个1Hz的频偏，实际输出能分辨到0.03Hz的精度。这比用PLL调分频比细得多，也是DDS在频率合成场景里不可替代的原因。
相位累加器带来的另一个特性是相位连续。改变FTW只是改变下一次累加的步长，累加器当前值不会清零，因此输出波形没有相位断裂，这也是后面做线性扫频能拿到干净Chirp信号的前提。理解这一点比抄任何代码都重要，因为很多调试问题都出在“是不是该复位一下”这个判断上。
2.2 40位控制字：频率字、相位字与控制字节的位定义
AD9850接受40位控制字，可以拆成4字节32位频率字加1字节控制字。并口装载时先把4字节频率字从高位到低位依次写入W_CLK，最后写控制字节，这是市面上绝大多数例程的统一顺序。控制字里每个bit都有具体含义，调试时经常出现“写了频率没波形”或“频率翻倍”这类问题，多半就是控制字某一位没置对。
| 控制字bit | 含义 | 说明 |
|---|---|---|
| bit7 | 串行装载选择 | 1=串行模式，0=并行模式，并口工程写0 |
| bit6 | 掉电控制 | 1=DAC掉电，输出为零，正常工作写0 |
| bit5~bit1 | 5位相位字 | 0~31对应0°~348.75°，每步11.25° |
| bit0 | 保留位 | 写0即可 |
5位相位字虽然只占5个bit，但它是AD9850做移相和BPSK调制的基础。比如90°不是写90，而是写8，因为360°/32=11.25°，8×11.25°=90°。控制字节整体算下来，并口、上电、相位为0时，这个字节就是0x00，这也是很多初始化代码里直接写0的原因。
注意：有少数数据手册版本的原理图把控制字节画在40位字的最前面，如果按手册图编写后输出频率完全对不上，把控制字节放到第一个字节再验证一次，能省半小时。
2.3 串口、并口、SPI三种写法的取舍
串口模式最省引脚，一根DATA一根W_CLK就能把40位逐位移进去，但代价是8个数据脚省下来的同时，每写一次频率要多做40次位翻转，而且信号完整性要求更高。硬件SPI也不是不能用，只是AD9850的串行装载是W_CLK沿锁存、FQ_UD沿更新，跟标准SPI的CS帧对齐方式并不完全匹配，处理不好反而要加一堆补丁。并口的优势在于8位数据脚可以整组写入，STM32的GPIO输出数据寄存器ODR低8位一次赋值就能完成，一次40位写入只需要5字节拼接加2个控制脉冲，时序完全可控。
如果确实引脚紧张，串口写法的核心也就十几行，按MSB先发的顺序移位即可：
static void dds_serial_write(uint64_t word40) { // word40 = (频率字 << 8) | 控制字节，共40位 HAL_GPIO_WritePin(FQ_UD_GPIO_Port, FQ_UD_Pin, GPIO_PIN_RESET); for (int32_t i = 39; i >= 0; i--) { GPIO_PinState bitval = (word40 & ((uint64_t)1u << i)) ? GPIO_PIN_SET : GPIO_PIN_RESET; HAL_GPIO_WritePin(DATA_GPIO_Port, DATA_Pin, bitval); HAL_GPIO_WritePin(W_CLK_GPIO_Port, W_CLK_Pin, GPIO_PIN_SET); HAL_GPIO_WritePin(W_CLK_GPIO_Port, W_CLK_Pin, GPIO_PIN_RESET); } HAL_GPIO_WritePin(FQ_UD_GPIO_Port, FQ_UD_Pin, GPIO_PIN_SET); HAL_GPIO_WritePin(FQ_UD_GPIO_Port, FQ_UD_Pin, GPIO_PIN_RESET); }代码里先拉低FQ_UD表示一次装载开始，然后从bit39开始逐位输出数据并在W_CLK上升沿锁存，全部40位移完后拉高FQ_UD，输出频率立即更新。注意word40的组包方式是频率字占高32位、控制字节占低8位，这与并口写入的顺序保持一致。串口省引脚但每bit都要两次GPIO写，做高频跳频时会明显变慢，所以真正做工程我还是推荐并口。
3. STM32控制AD9850的硬件连接与CubeMX初始化配置
3.1 引脚分配与接线表：避开JTAG和BOOT引脚的坑
常见的蓝色AD9850模块引脚不多，但接线有讲究。数据总线D0~D7最好接在STM32的同一组端口上，这样程序里可以直接操作ODR寄存器整组写入，不用逐个GPIO翻转。我一般用PB0~PB7做数据，PA1做W_CLK，PA2做FQ_UD，PA3做RESET，这样PA0留出来还能接第二块板的定时器捕获做频率验证。
| STM32F103引脚 | AD9850模块引脚 | 方向 | 说明 |
|---|---|---|---|
| PB0 ~ PB7 | D0 ~ D7 | STM32→AD9850 | 并口数据总线，低8位整组写入 |
| PA1 | W_CLK | STM32→AD9850 | 数据字节锁存时钟 |
| PA2 | FQ_UD | STM32→AD9850 | 全部写完后的频率更新脉冲 |
| PA3 | RESET | STM32→AD9850 | 上电复位，必须由GPIO拉一次高 |
| 模块VCC | VCC | 电源 | 看模块丝印，3.3V或5V视LDO而定 |
| GND | GND | 地 | 与STM32共地 |
PB3和PB4在F103复位后默认是JTAG引脚，如果不做任何配置，这两个脚在Pinout视图里是灰色的，即使强行拉高也不受GPIO控制。解决办法是在SYS配置里把Debug改成Serial Wire，只保留SWD调试，JTAG模式释放掉，PB3和PB4才能当普通数据线用。PB2是BOOT1引脚，上电时决定启动模式，运行后可以当GPIO，数据总线接上去不会影响启动。
3.2 用STM32CubeMX生成HAL库工程
3.2.1 SYS与时钟树设置
打开STM32CubeMX选择STM32F103C8Tx，先改System Core里的SYS，Debug选Serial Wire，这一项不改后面PB3/PB4没法配置。然后RCC里把HSE设为Crystal/Ceramic Resonator，时钟树里让PLL输出72MHz，APB1分频到36MHz，APB2保持72MHz。注意如果板载晶振不是8MHz，比如装了12MHz晶振的最小系统板，PLL倍频系数要跟着改，否则系统时钟不对，整个时序都会偏移。
生成工程时建议勾选“Generate peripheral initialization as a pair of .c/.h files per peripheral”，把每个外设独立成文件，之后往ad9850驱动里加代码不会污染main.c。
3.2.2 GPIO输出模式与速度参数
PB0到PB7全部配置为GPIO_Output，PA1、PA2、PA3同样配置为输出。GPIO mode选Output Push Pull，Maximum output speed选High，因为AD9850的W_CLK是边沿触发，GPIO翻转速度太低会在高频更新时丢字节。初始Level全部设Low，注意RESET引脚初始电平也要保持低，上电后由软件主动拉高再拉低完成复位。
几个常用的CubeMX参数列在这里对照检查：PB0~PB7的GPIO_Speed是GPIO_SPEED_FREQ_HIGH，PA1~PA3也是HIGH；所有输出引脚的上拉下拉都选No pull；在生成代码前打开Project Manager里的“Generate under root”避免路径过深导致编译问题。这些细节不影响原理，但能省掉不少排查时间。
3.3 上电复位顺序与REFCLK时钟来源
AD9850不是上电就能直接写频率的，必须先给RESET引脚一个高电平脉冲，再拉低，内部状态机才会清零到可装载状态。如果跳过这一步，控制字偶尔能写入，但时序一长就会随机丢数据，表现为输出频率会跳变。通用的复位代码是三行：
static void dds_reset(void) { HAL_GPIO_WritePin(GPIOA, GPIO_PIN_3, GPIO_PIN_SET); HAL_Delay(1); // 保持1ms，远大于一个REFCLK周期 HAL_GPIO_WritePin(GPIOA, GPIO_PIN_3, GPIO_PIN_RESET); }REFCLK一般由模块板载的125MHz晶振提供，不需要STM32额外给时钟。只有在模块晶振损坏或需要跟系统做时钟同步时，才把STM32的MCO输出引到AD9850的CLKIN，但要注意电平范围和负载电容匹配。多数AD9850模块的VCC是5V供电，板上自带3.3V稳压和125MHz有源晶振，接上电源、确保共地就能工作。
4. 程序实现：STM32写40位控制字，输出任意频率
4.1 频率转频率字：用64位整数防溢出
把目标频率Hz转成32位频率字，公式就是第2章的fout = FTW × fclk / 2^32反解。工程上最容易犯的错误是直接在32位整数里做freq_hz×4294967296，这个乘法在目标频率超过1Hz时就溢出了，必须先把被除数提升到64位再除法：
uint32_t dds_freq_to_ftw(uint32_t freq_hz, uint32_t sys_clk_hz) { // 32位频率字 = (freq_hz << 32) / sys_clk_hz return (uint32_t)(((uint64_t)freq_hz << 32) / sys_clk_hz); }这个函数在sys_clk_hz=125000000时，结果就是FTW。换成浮点写法freq×34.3597也能算个大概，但浮点截断误差在30MHz时会累计出明显频偏，关键测量场景不要用浮点。F103上64位除法会占用几十个周期，但AD9850频率更新本身是毫秒级操作，性能完全够。
几个常用频点对应的频率字和发送字节可以直接对照验证：
| 目标频率 | 频率字(十六进制) | 发送字节 buf[0..3] |
|---|---|---|
| 1MHz | 0x020C49BA | 02 0C 49 BA |
| 7.5MHz | 0x0F5C28F6 | 0F 5C 28 F6 |
| 10MHz | 0x147AE148 | 14 7A E1 48 |
| 30MHz | 0x3D70A3D7 | 3D 70 A3 D7 |
| 50MHz | 0x66666666 | 66 66 66 66 |
50MHz这个频点比较有意思，Tuning Word恰好是0x66666666，一看就知道输出是当时钟的40%，这种规律可以用来快速判断字节序是否写反。
4.2 并口写入函数：整组ODR操作代替逐脚翻转
数据总线接在PB0~PB7整组8位上，可以直接用ODR寄存器一次赋值，比HAL_GPIO_WritePin逐脚写快一个数量级。完整的频率和相位控制函数如下：
static void dds_set_data(uint8_t val) { // 只改PB低8位，高位不受影响 GPIOB->ODR = (GPIOB->ODR & ~0xFFu) | val; } static void dds_write_byte(uint8_t val) { HAL_GPIO_WritePin(GPIOA, GPIO_PIN_1, GPIO_PIN_RESET); dds_set_data(val); // 数据先放到总线上 HAL_GPIO_WritePin(GPIOA, GPIO_PIN_1, GPIO_PIN_SET); // 上升沿锁存 } void dds_set_freq_phase(uint32_t freq_hz, uint8_t phase_step) { uint64_t ftw = ((uint64_t)freq_hz << 32) / 125000000u; uint8_t buf[5]; buf[0] = (uint8_t)(ftw >> 24); // 频率字高字节 buf[1] = (uint8_t)(ftw >> 16); buf[2] = (uint8_t)(ftw >> 8); buf[3] = (uint8_t)(ftw); buf[4] = (uint8_t)(phase_step << 1); // 控制字: 并口+上电+相位 HAL_GPIO_WritePin(GPIOA, GPIO_PIN_2, GPIO_PIN_RESET); // FQ_UD拉低 for (uint8_t i = 0; i < 5; i++) { dds_write_byte(buf[i]); } HAL_GPIO_WritePin(GPIOA, GPIO_PIN_2, GPIO_PIN_SET); // 更新输出 HAL_GPIO_WritePin(GPIOA, GPIO_PIN_2, GPIO_PIN_RESET); }参数说明：phase_step取值0~31，对应0°~348.75°相位；左移一位是因为控制字bit5~bit1才是相位位，bit7并口选择、bit6上电控制都置0。频率字按高字节到低字节排列，符合模块例程的装载约定。FQ_UD拉低到拉高的间隔就是频率更新边沿，代码里没有加额外延时仍然可靠，因为GPIO翻转本身已经在时序上留出了足够余量。
4.3 验证输出频率与四个常见坑
写完代码先在dds_set_freq_phase(1000000, 0)下跑1MHz，用示波器看波形，没有示波器就拿另一块STM32的定时器输入捕获测频率，PA0对应TIM2_CH1，初始化成捕获模式就能读出实际输出。如果读出来是500kHz，那就是频率字右移了一位；如果读出2MHz，那是字节序反了，把buf[0]和buf[3]对调。
第一个常见坑是控制字bit6写成了1，芯片进入掉电状态，DAC完全没有输出，测不到任何波形。第二个坑是频率字用32位乘法溢出，输出频率随目标值非线性变化，这个用4.1节的64位写法就避免了。第三个坑是没做上电复位，写几次后输出乱跳或干脆没波形，这种稳定性问题最隐蔽。第四个坑是W_CLK和数据线共用了同一个端口导致数据变化瞬间干扰时钟，接线时尽量让W_CLK跟数据线分在不同端口，PA1和PB0~PB7分开就是为这个。
提示：如果程序里初始化了多个外设，写AD9850之前先确认GPIOB的时钟已经使能，否则ODR写不进去，但GPIOA操作正常，这种“部分引脚失效”的故障很难靠看波形排查。
5. AD9850 DDS调相、扫频与输出整形的进阶用法
5.1 用控制字节做0°~360°精确移相
dds_set_freq_phase函数里已经预留了phase_step参数，实际调相就是查表换算：0°对应0，90°对应8，180°对应16，270°对应24。做四相轮换只需要一个数组加循环：
const uint8_t phase_map[4] = {0, 8, 16, 24}; // 0° 90° 180° 270° while (1) { for (uint8_t i = 0; i < 4; i++) { dds_set_freq_phase(10000000, phase_map[i]); // 10MHz四相 HAL_Delay(200); } }每次更新频率字和相位字后，输出会立即跳到新相位，因为AD9850内部相位寄存器直接改变查表起点。做16步时每步是22.5°，写个for循环从0到31就能扫一圈360°。注意相位切换的瞬间波形会产生一个阶跃，观察示波器时触发模式设成Normal更容易看到相位跳变。
5.2 定时器中断做线性扫频，避免HAL_Delay阻塞
用HAL_Delay控制扫频速度会让整个主循环被堵死，而且延时误差随系统中断波动。改成定时器更新中断，扫频步进间隔就由TIM2的PSC和ARR精确决定。先把TIM2配成72MHz/71/999=1kHz中断，然后在回调里递增频率：
#define SWEEP_START_HZ 1000000u #define SWEEP_END_HZ 10000000u #define SWEEP_STEP_HZ 50000u static uint32_t sweep_freq = SWEEP_START_HZ; void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim) { if (htim->Instance == TIM2) { dds_set_freq_phase(sweep_freq, 0); sweep_freq += SWEEP_STEP_HZ; if (sweep_freq >= SWEEP_END_HZ) { sweep_freq = SWEEP_START_HZ; } } }1kHz中断对应每次更新间隔1ms，从1MHz扫到10MHz共180步，一条完整扫描约180ms。由于DDS改频率字不重置相位，这个扫频输出是连续的Chirp，不是步进跳变。如果想每次扫频从相位零开始，需要在写40位字之前给RESET一个脉冲，但那样相位会硬切一刀，输出出现毛刺，实际测量时优先考虑连续扫频方案。
5.3 输出整形与镜像频率验证
AD9850的DAC输出是电流型，需要外接负载电阻转换成电压，模块上通常已经做好的RFOUT口可以直接接示波器。DDS输出的镜像频率出现在n×125MHz±fout处，比如10MHz输出的最大镜像在115MHz，如果测量系统带宽足够，用示波器的FFT模式就能看到镜像分量，这不算故障，靠外部低通滤波器压掉。
内置比较器可以把正弦输出转成方波，前提是差分输入幅度要足够驱动比较器阈值，有的模块把QOUT引出来，有的需要自己搭。最后验证的建议顺序是：先测直流，确认RSET电阻两端有参考电压；再用示波器看1MHz波形；然后用频率计或STM32定时器输入捕获测10MHz；最后在扫频模式下观察包络是否线性。这一套走完，AD9850这套DDS方案就能稳定交差了。
本文还有配套的精品资源，点击获取
