基于74LS190与JK触发器的交通灯硬件状态机设计

简介：本资源是一份面向电子类专业本科生及数字电路初学者的课程设计实践资料，聚焦交通信号灯控制器的数字逻辑电路实现与Multisim仿真验证。内容完整覆盖十字路口双方向（东西/南北）交替通行控制：45秒绿灯、5秒黄灯闪烁、红黄绿灯状态切换逻辑、七段数码管实时倒计时显示等核心功能，并基于74LS190计数器、JK触发器及基本门电路搭建状态机与计时模块，具备扎实的工程实践参考价值。资源为单个Word文档（.doc），共1个文件，大小1.25MB，结构清晰，含摘要、Multisim软件简介、总体设计框图、单元电路分析（含74LS190、JK触发器等芯片详解）、仿真结果说明及中英文关键词，便于理解原理与复现实验。目前已有1203人学习下载，适合数字逻辑课程设计、课设报告撰写及Multisim入门仿真实践。

1. 这不是教科书里的状态机练习，而是一个能真实驱动LED、蜂鸣器并输出BCD码的硬核数字系统

你手头这份“交通信号灯控制器设计与Multisim仿真论文”，表面看是课程设计作业，实则是一套完整落地的同步时序系统工程实践。它不依赖单片机、不调用C语言库、不走FPGA软核路线，而是用74LS190十进制可逆计数器搭出精确到秒的倒计时引擎，用双JK触发器（74LS73N）构建四状态循环控制器，再通过与门、或门、与非门完成信号译码与黄灯闪烁逻辑——整套电路在+5V直流供电下，能真实点亮红/黄/绿LED、驱动蜂鸣器发声、并驱动七段数码管显示35s→0s的动态倒计时。它解决的不是“能不能亮灯”的演示问题，而是“如何让两个方向车道严格按45s绿灯→5s黄灯→45s绿灯→5s黄灯的节拍无缝切换，且所有动作由纯组合+时序逻辑自主触发”的工程闭环。适合刚学完《数字电子技术基础》第5章（时序逻辑电路）但还没碰过实际芯片手册的学生，也适合想重温TTL器件级设计思维的工程师——因为你在Multisim里拖进去的每个74LS190引脚、每根JK触发器的CLK线、每个与门的输入电平，都必须和Datasheet里写的真值表、建立时间、传播延迟严丝合缝。这不是画个波形图就完事的仿真，这是用门电路“砌墙”式搭建的交通控制中枢。

2. 从秒脉冲到状态编码：74LS190与JK触发器协同工作的底层逻辑

2.1 秒脉冲发生器：用555定时器还是晶体振荡？这里选的是可调精度方案

交通灯系统对时钟精度要求不高（±1%即可），但必须稳定、可调、易观测。本设计未采用外部晶振，而是基于555定时器构成的多谐振荡器生成1Hz方波。其核心参数配置如下：

# Multisim中555定时器典型接法（NE555） R1 = 10kΩ, R2 = 100kΩ, C = 10μF # 计算公式：T ≈ 0.693 × (R1 + 2×R2) × C # 代入得：T ≈ 0.693 × (10k + 200k) × 10μF ≈ 1.455s → 频率≈0.687Hz # 实际调试中将R2替换为100kΩ电位器，微调至精确1.000Hz

提示：Multisim中直接放置CLOCK_VOLTAGE源虽快捷，但无法体现RC充放电过程，不利于理解时钟抖动来源；而用555搭建，可在示波器上清晰观测高/低电平时间比（占空比），当需扩展为2Hz黄灯闪烁信号时，只需将该1Hz信号经D触发器二分频即可，无需另建振荡回路。

2.2 倒计时计数器：两片74LS190级联实现35s预置减计数

74LS190是同步十进制可逆计数器，具备异步并行置数（~LOAD）、计数使能（~CTEN）、加/减控制（U/D）等关键引脚。本设计采用减计数模式，关键配置如下表：

两片74LS190级联逻辑如下：

• 个位片（U1）：A0,B0,C0,D0接预置开关，设为0101（5）；QA,QB,QC,QD输出个位BCD码；
• 十位片（U2）：A1,B1,C1,D1接预置开关，设为0011（3）；~RCO（借位端）在计数到00时输出低电平脉冲；
• 级联方式：U1的~RCO经反相器（7404）后接U2的CLK，确保U2在U1从00→99（即借位）时准确递减。

// 用Verilog描述该级联行为（便于理解，非Multisim内代码） always @(negedge clk_1Hz or negedge load) begin if (!load) begin // 异步置数 cnt <= {4'b0011, 4'b0101}; // 35 end else if (cnt == 4'b0000) begin cnt <= 4'b0000; // 到0停止，实际需外加复位逻辑 end else begin cnt <= cnt - 1; end end

注意：74LS190的~RCO在减计数到0000时输出低电平脉冲（持续约20ns），不能直接驱动LED，必须经施密特触发器整形或用D触发器锁存。本设计中，该信号被用于生成T0（归零信号）和T5（倒计时剩5s信号），是状态切换的核心触发源。

2.3 信号灯状态机：JK触发器实现四状态循环与输出译码

控制器需管理4个状态：S0（东西绿/南北红）、S1（东西黄/南北红）、S2（东西红/南北绿）、S3（东西红/南北黄）。状态编码采用典型格雷码：S0=00,S1=01,S2=11,S3=10，优势在于相邻状态仅1位变化，避免竞争冒险。

使用双JK触发器（74LS73N）构成同步状态机，其激励方程推导自状态转换表：

化简得：

• J1 = Q0,K1 = Q0
• J0 = Q1',K0 = Q1'

此即论文中所述J1=K1'=Qn0的等效形式（因K1'=Q0 ⇒ K1=Q0'，此处原文笔误，应为K1=Q0）。在Multisim中，将U1A的J1,K1均接U1B的Q0，U1B的J0,K0均接U1A的Q1反相——这正是用最少门电路实现状态迁移的关键。

2.4 输出译码逻辑：从Q1Q0到Ga/Ya/Ra/Gb/Yb/Rb的布尔表达式落地

状态编码确定后，各灯的驱动逻辑由卡诺图化简得出（论文P15）：

• Ga = Q1'·Q0'（东西绿 = 00）
• Ya = Q1'·Q0（东西黄 = 01）
• Ra = Q1（东西红 = 11 或 10 → Q1=1）
• Gb = Q1·Q0（南北绿 = 11）
• Yb = Q1·Q0'（南北黄 = 10）
• Rb = Q0'（南北红 = 00 或 01 → Q0=0）

这些表达式在Multisim中需用基本门电路实现：

• Ga：U2A（7408与门）输入Q1'和Q0'，需先用7404反相器生成Q1'、Q0'
• Ra：直接取Q1，但需加驱动门（7407缓冲器）以带载LED
• Rb：直接取Q0'，同理需缓冲

关键细节：LED为电流型器件，TTL输出高电平驱动能力弱（约400μA），必须采用低电平有效驱动（即LED阳极接VCC，阴极经限流电阻接门电路输出）。此时Ra=1表示Q1为高，输出端为低电平，LED导通——这与论文中“逻辑1表示灯亮”的定义一致，但物理连接必须匹配。

3. 黄灯闪烁与蜂鸣器提示：用分频与时序控制突破静态逻辑局限

3.1 黄灯闪烁控制：1Hz信号二次分频生成0.5Hz方波

黄灯要求“亮5秒，每秒闪一次”，即5个周期的0.5Hz方波（高电平0.5s + 低电平0.5s）。若直接用1Hz秒脉冲驱动黄灯，只能实现常亮。因此必须引入分频逻辑。

本设计采用D触发器（74LS74）构成二分频器：

• 将1Hz秒脉冲接入D触发器的CLK
• D端接Q'（即~Q），构成T'触发器
• Q输出即为0.5Hz方波，占空比50%

Multisim元件连接： U3A(74LS74)：CLK ← 1Hz脉冲，D ← U3A-~Q，~CLR ← VCC，~PRE ← VCC U3A-Q → 经与门（控制使能）→ Ya/Yb驱动端

注意：分频信号不能始终接入黄灯！必须受状态机控制——仅当S1（东西黄）或S3（南北黄）有效时，才允许0.5Hz信号通过。因此需增加使能门：Ya_flash = Ya · Q_flash，Yb_flash = Yb · Q_flash。若忽略此使能，黄灯会在所有状态闪烁，彻底破坏时序。

3.2 蜂鸣器驱动逻辑：用或门合并东西/南北黄灯信号

拓展功能中的蜂鸣器需在“任一方向黄灯亮起时”发声，即Buzzer = Ya + Yb。但直接将Ya/Yb接入蜂鸣器会因驱动不足而无声，需加驱动级：

• 方案1：用7407（开漏输出缓冲器）+ 上拉电阻 + NPN三极管（如2N2222）
• 方案2：用ULN2003达林顿阵列（更可靠，可直接驱动12V蜂鸣器）

在Multisim中推荐方案2：

Ya → ULN2003-IN1, Yb → ULN2003-IN2 ULN2003-OUT1, OUT2 并联 → 蜂鸣器正极 蜂鸣器负极 → GND

ULN2003内部集成续流二极管，可安全驱动感性负载，且灌电流能力达500mA，远超TTL输出极限。

3.3 T5与T0信号生成：从计数器输出提取关键状态点

T5（倒计时剩5秒）和T0（倒计时归零）是状态切换的硬性触发条件。它们不能靠“软件判断”，必须由硬件比较器实时生成：

• T0：当十位片Q1Q0Q1Q0=0000且个位片Q1Q0Q1Q0=0000时，两片~RCO同时为低 → 用与非门（7400）检测：T0 = ~(~RCO_ten & ~RCO_unit)
• T5：当计数器值为0000 0101（5）时，需比较所有8位输出。简化做法：只比较个位片，因十位片为0时个位=5即为总值5。故T5 = (~QA & QB & ~QC & QD)（0101的BCD码）

T5生成电路（Multisim）： U4A(7400)：输入1←~QA, 输入2←QB, 输入3←~QC, 输入4←QD → 输出为T5（低有效） U4B(7400)：对T5再次反相 → 得高有效T5_signal

排错重点：若T5信号不触发黄灯，首先用逻辑分析仪观测T5_signal是否在计数到5时出现正脉冲；若无，则检查74LS190的QA-QD引脚是否与比较器输入一一对应（易接反QC/QB）；若有脉冲但状态不切换，检查JK触发器的CLK是否被T5正确触发（需确认T5是否同步于系统时钟边沿）。

4. Multisim仿真全流程：从原理图绘制到发散抑制与波形验证

4.1 元件库调用与引脚映射：避开“主数据库无法访问”的常见陷阱

Multisim 14.0及以上版本默认启用云库，易出现“主数据库无法访问”错误。离线可靠方案：

• 在Tools → Database Management中，禁用NI Cloud Components
• 将C:\Program Files\National Instruments\Circuit Design Suite 14.0\database设为本地库主路径
• 关键元件优先选用TTL库而非ANALOG库：74LS190N（非74LS190）、74LS73N（非7473）、7408N（非7408）

注意：74LS190N与74LS190在Multisim中模型不同——前者含精确传播延迟（tpd=25ns），后者为理想模型。若仿真中出现计数跳变、状态错乱，大概率是误用了理想模型。

4.2 仿真设置：关键参数决定结果可信度

启动仿真后，用Oscilloscope观测：

• 通道1：1Hz秒脉冲（验证时钟源）
• 通道2：T0信号（应每100s出现1次尖脉冲）
• 通道3：Ga（东西绿灯，应持续45s高电平）
• 通道4：Ya_flash（东西黄灯，应5s内出现5个方波）

4.3 发散问题定位：当仿真波形变成“满屏红线”时怎么办？

Multisim中“仿真发散”（红色波形线）通常由三类原因导致：

1. 电源未连接：检查所有VCC（5V）和GND是否全局连接，尤其JK触发器的VCC引脚（74LS73N的pin16）常被遗漏；
2. 悬空输入：TTL器件未使用的输入端（如与门多余输入）必须接VCC或GND，不可悬空（悬空=高阻态=随机电平）；
3. 反馈环路无延时：JK触发器的Q直接连J/K且无门延迟，易振荡。本设计中J1=Q0已满足，但若误将Q0不经反相直接接J0，则构成无延迟正反馈。

快速修复流程：

• 按Ctrl+Shift+F打开Find，搜索net!（未连接网络），修正所有标红网络；
• 对所有未用输入端，右键Place → Component，添加GROUND或VCC；
• 在JK触发器J/K输入前插入7404反相器（即使逻辑不需要），增加必要延迟。

4.4 数码管显示验证：BCD码到七段译码的链路贯通

倒计时显示采用DCD_HEX_YELLOW（共阴极七段数码管），其输入为BCD码（4位），需与74LS190输出直连。但74LS190输出为QA,QB,QC,QD（QD为MSB），而DCD_HEX默认输入顺序为D,C,B,A（A为LSB），必须交叉连接：

• 74LS190-QA→DCD_HEX-A（LSB）
• 74LS190-QB→DCD_HEX-B
• 74LS190-QC→DCD_HEX-C
• 74LS190-QD→DCD_HEX-D（MSB）

若显示乱码（如35显示为“E5”），立即检查此连接顺序。此外，DCD_HEX需外接VCC至a~g段（共阴极），否则全黑。

5. 实战调试技巧：用Multisim虚拟仪器定位硬件级故障

5.1 用逻辑分析仪捕获状态机跳变时刻

Multisim的Logic Analyzer是调试时序电路的利器。配置方法：

• 添加Logic Analyzer，设置Channels为8（覆盖Q1,Q0,T0,T5,Ga,Ya,Ra,Gb）
• Clock Source选Internal，Clock Rate设为1kHz（高于1Hz，确保采样率）
• Trigger设为T0上升沿（即归零时刻）
• 运行仿真，观察Q1Q0在T0到来时是否从10→00（S3→S0）

若Q1Q0未跳变，说明JK触发器未被触发，此时聚焦检查：

• T0信号是否真实到达JK触发器的CLK引脚（用万用表探针测电压）
• JK触发器的~CLR（异步清零）是否被意外拉低（查原理图有无短路）

5.2 用万用表测量关键节点直流电平

当LED不亮时，不要急于重画电路，按以下顺序测量：

1. 电源层：测VCC引脚对GND是否为4.75~5.25V（TTL容差）
2. 驱动端：测Ga输出引脚电压 —— 应为>2.4V（高电平）或<0.8V（低电平），若为1.2~2.0V则处于线性区，说明负载过重或门电路损坏
3. LED回路：测LED阴极电压 —— 若Ga=高但阴极=5V，说明限流电阻开路；若阴极=0.2V但LED不亮，说明LED极性接反

5.3 修改通行时间：从45s到任意值的硬件重配置指南

论文中通行时间为35s（原文与摘要矛盾，以摘要45s为准），修改方法如下：

• 步骤1：计算45s的BCD码 ——45 = 0100 0101（十位4=0100，个位5=0101）
• 步骤2：调整预置开关：
  • 十位片74LS190的A1,B1,C1,D1→D1=0,C1=1,B1=0,A1=0（0100）
  • 个位片74LS190的A0,B0,C0,D0→D0=0,C0=1,B0=0,A0=1（0101）
• 步骤3：更新T5比较逻辑 —— 原0101改为0100（4），因黄灯在剩5s时启动，即计数到45→40→35→30→25→20→15→10→5→0，T5应在5时有效，故比较值不变；但若改为60s，则T5需比较0110（6）

终极技巧：在Multisim中，右键点击74LS190→Edit Component→Model选项卡 → 修改INITIAL_VALUE参数，可跳过硬件开关直接设初值，加速迭代测试。

本文还有配套的精品资源，点击获取