GD25Q80E SPI NOR Flash调试实战：从命令时序到STM32 QSPI驱动

有个朋友最近在调 GD25Q80E，连着几块板子读出来全是 0xFF，一度怀疑芯片是假货。换片、换座、换杜邦线都试过，最后才发现是写使能时序少等了一个周期，CS 拉太快，状态寄存器的 WIP 位还没清完就发下一条命令。这种事在 SPI NOR Flash 调试里太常见了。SPI 协议本身不复杂，但 NOR Flash 的命令时序、状态轮询、页编程边界、扇区擦除粒度这些细节，任何一个没弄对，结果都是数据写不进去或者读出来一团乱。

这篇文章我想用 GD25Q80E 这颗典型的 SPI NOR Flash 作为主线，先把命令时序一层层拆开，再落到 STM32 的 QSPI 实战上。无论你是刚开始接触 SPI 协议，还是已经在用软件模拟时序，都应该能从里面找到可以直接抄的配置和一堆踩坑经验。GD25Q80E 虽然容量只有 8Mbit（1MB），但它覆盖了 25Q 系列绝大部分特性和标准命令集，把这一颗玩明白，其他容量更大的 NOR Flash 上手也就一天的事。

1. 先把 GD25Q80E 的底细摸清楚

1.1 为什么项目里需要一颗 SPI NOR Flash

MCU 内置的 Flash 容量通常不大，程序、Bootloader、参数存储、OTA 固件备份挤在一起，很容易不够用。外挂一颗 SPI NOR Flash 是最常见的扩展方案，成本低、引脚少、接口通用，几乎所有 MCU 都带 SPI 外设，哪怕没有硬件 SPI，用 GPIO 模拟也能跑。GD25Q80E 属于 3.3V 供电的 SPI NOR Flash，8Mbit 容量，支持标准 SPI（1-1-1）、双线 SPI（1-1-2 或 1-2-2）、四线 SPI（1-1-4 或 1-4-4）和 QPI 模式（4-4-4），最高时钟频率在标准 SPI 下能跑到 120MHz 左右，四线模式下更夸张。对大多数嵌入式项目来说，存配置参数、字体字库、录音片段、固件升级包，都绰绰有余。

很多人会把 SPI NOR Flash 和 I2C EEPROM 搞混。两者都能存数据，但适用场景完全不同。EEPROM 按字节擦写，寿命长但容量小，适合存少量频繁改写的参数；NOR Flash 按扇区擦除、按页编程，适合存大块数据和代码。简单说，需要频繁改几个字节用 EEPROM，需要存几百 KB 甚至几 MB 的固件或资源文件就用 NOR Flash。GD25Q80E 这类芯片也不需要在应用里频繁擦写，更适合“写入后长期保存、偶尔更新”的场景。

1.2 引脚功能与内部结构

GD25Q80E 的封装以 SOP8 和 WSON8 最常见，一共 8 个引脚。这里面的坑比想象中多，很多人初始化不成功，问题不在软件，而在引脚接错。

WP# 和 HOLD# 这两个引脚是最容易被忽视的。WP# 拉低时，状态寄存器的块保护位生效，发写使能、页编程命令虽然能进芯片，但都会被忽略，表现出来就是读出来全 0xFF。HOLD# 拉低时芯片暂停通信，时钟和数据引脚上的电平变化被忽略，程序会莫名其妙卡在某个读操作上。所以硬件设计上，这两个引脚必须通过 10kΩ 左右的上拉电阻接到 VCC，不是在初始化代码里配 GPIO，而是物理接好。软件模拟 SPI 调试时，如果发现写数据全失败，先拿万用表量一下这两个引脚的电平。

1.3 扇区布局和操作粒度是设计存储方案的起点

GD25Q80E 的 1MB 空间划分是固定的：总共 16 个 64KB 的块（Block），每个块分成 16 个 4KB 的扇区（Sector），每个扇区再分成 16 个 256B 的页（Page）。擦除操作最小单位是扇区（4KB），编程操作最小单位是页（256B），但页编程可以只写入 1 个字节到一整页之间的任意长度，只是不能跨页写入。

这个结构直接决定了存储管理代码怎么写。如果要从偏移地址 0x0000 写入 300 字节的数据，就不能只发一次页编程命令，而需要拆成两笔：第一笔写 0x0000 到 0x00FF 共 256 字节，第二笔写 0x0100 到 0x012B 共 44 字节。更麻烦的是，扇区擦除前，如果只想改一个字节，也得先把整个扇区的数据读到 RAM，修改后再整体擦除、重新写入。所以设计存储方案时，分区规划比代码本身更重要。像“日志数据从哪个地址写、每个记录多大、写满后从哪里覆盖”这类问题，必须在画板子阶段就想清楚。

2. 命令时序是“玩明白”的分水岭

2.1 SPI 模式：CPOL/CPHA 比想象中容易搞错

SPI 有四种模式，NOR Flash 绝大多数默认工作在 SPI Mode 0 或 Mode 3。很多初始化代码里直接把 SPI 配成 Mode 0，也能正常运行，因为 Mode 0 和 Mode 3 的差别只在时钟空闲电平和采样沿的结合方式。GD25Q80E 的数据手册里明确写了支持 Mode 0 和 Mode 3，推荐直接用 Mode 0（CPOL=0，CPHA=0），即时钟空闲为低电平，数据在上升沿采样。用逻辑分析仪抓波形时，判断当前是什么模式非常直观：看 SCK 空闲时是高还是低，再看数据变化沿和采样沿的相对位置。我在调试时一般固定用 Mode 0，省掉排查模式不匹配的麻烦。

硬件 SPI 和软件模拟 SPI 在这件事上有个典型差异。硬件 SPI 配好 CPOL/CPHA 后，时钟完全由外设控制，时序精准；软件模拟 SPI 则是 GPIO 翻转电平，如果中间插了其他中断，SCK 占空比就会抖动。好在 SPI 协议对占空比并不苛刻，只要满足数据手册的最小高低电平时间，一般不会出问题。但软件模拟的速率上限远低于硬件外设，之前在一块没有硬件 SPI 的板子上用 GPIO 翻转模拟，主频 48MHz，最终 SCK 只能跑到 1MHz 左右，再快波形就乱了。

2.2 读 JEDEC ID：验证通信链路的第一步

拿到新板子先别急着读写数据，第一件事是读 JEDEC ID。命令是 0x9F，发送后芯片会返回 3 个字节：Manufacturer ID、Memory Type、Capacity。GD25Q80E 的返回值是 0xC8 0x40 0x14。这个操作不适合用来验证整个存储链路，但非常适合验证 SPI 引脚接没接对、时钟模式对不对、CS 片选有没有生效。

读 ID 的时序很简单：主机把 CS# 拉低，然后通过 SI 逐位发送 0x9F，发完 8 个时钟后，主机不再发送数据，而是在 SCK 驱动下从 SO 读取 24 位数据。这时重点来了：读 ID 期间，SCK 必须持续翻转时钟，每来一个时钟芯片就输出 1 位，不是主机想停就停的。CS# 必须在读完 3 字节后再拉高。有些新手在发送完命令字节后就把 CS# 拉高了，结果什么都读不到。

STM32 上可以用一句话概括这个过程：SPI 是全双工，发送命令字节的同时，移位寄存器里会收到一个无效字节；接下来读数据时，主机要持续发送 0x00 或 0xFF 来产生时钟。我第一次用 HAL 库调试时，差点被这个机制绕晕。HAL_SPI_TransmitReceive() 这个函数既能发又能收，参数里要同时给发送缓冲区和接收缓冲区。

2.3 写使能、状态寄存器轮询和 WIP 位：写数据的核心密码

NOR Flash 在擦除和编程前，必须发送 0x06（Write Enable）命令把状态寄存器里的 WEL 位置 1。这个操作相当于给芯片一个“解锁”信号，不发写使能，后面所有擦除和写入命令都会被忽略。很多初学者忘了这一步，或者把写使能当成上电自动完成的，结果怎么都写不进去。

状态寄存器是 8 位寄存器，通过 0x05 命令读取。其中第 0 位是 WIP（Write In Progress），擦除或编程进行中时 WIP 为 1，完成后为 0。和读 ID 一样，发完 0x05 命令后，主机持续发送 0x00 提供时钟，从 SO 一位一位读回状态寄存器内容。要持续轮询，直到 WIP 变为 0 再执行下一步操作。整个流程是：

1. CS# 拉低，发送 0x06，CS# 拉高。
2. CS# 拉低，发送 0x02（页编程命令）+ 24 位目标地址 + 待写入数据，CS# 拉高。
3. CS# 拉低，发送 0x05，持续读状态寄存器，直到第 0 位为 0，CS# 拉高。
4. 进行下一次写操作。

要注意的是，写使能命令在每次擦除/编程前都要重新发送，因为它会在指令完成后自动清除。这是 NR Flash 芯片的一种安全机制，防止意外写入。调试时可以在逻辑分析仪上同时抓 CS#、SCK 和 SO，看着 WIP 位什么时候由 1 变 0，比光读代码直观得多。

2.4 页编程和扇区擦除的边界条件

页编程命令 0x02 后面跟 24 位地址，然后跟随最多 256 字节数据。一旦发送的数据超过当前页边界，地址计数器会绕回当前页开头，而不是自动进位到下一页，这就意味着可能会覆盖已经写入的数据。这是一个极其隐蔽的 bug：写一个 300 字节的报文，前半段正常，后半段却把页首地址覆盖了。开局先把地址规划好，或者把数据分片。页编程的最长时间是 3ms 左右，实际测下来一般 0.5ms 到 1ms 就完成了。

擦除命令有三个级别：扇区擦除 0x20（4KB）、块擦除 0xD8（64KB）、整片擦除 0xC7（1MB）。扇区擦除最常用，但速度最慢，典型时间是 45ms 到 400ms，和芯片工艺、温度都有关系。这里有个实际经验：反复擦写同一个扇区，写性能会有所下降，但 NOR Flash 的寿命本来就在 10 万次以上，项目生命周期内一般不用担心。真要说寿命管理，更值得关注的是磨损均衡逻辑，不要让日志系统每次都擦同一个扇区，用循环队列的方式轮流使用不同扇区，效果会好很多。

3. QSPI 外设和普通 SPI 到底差在哪

3.1 先从四线模式说起

GD25Q80E 支持四线 SPI 模式，也就是说，除了 SCK 和 CS#，SI/SO/WP#/HOLD# 四个引脚都可以变为双向 IO，同时传 4 位数据。拿读数据来说，标准 SPI 模式下时钟频率 100MHz 时，数据吞吐率是 100Mbps；四线模式下同样 100MHz 时钟，吞吐率直接变成 400Mbps。Intel Hex 固件动辄几百 KB，用标准 SPI 下载要好几分钟，用四线 QSPI 会明显加速。

这里要区分两件事：QSPI 这个名词，一方面指芯片支持四线传输，另一方面指 STM32 有名为 QUADSPI 的外设硬件。前者是所有 SPI NOR Flash 都有的能力，后者是 MCU 侧的专用接口。STM32 的 QUADSPI 外设在 F4、F7、H7、L4+ 等系列上存在，而 F1 系列是完全没有这个外设的。如果你用的是 STM32F103，那只能通过普通 SPI 或者软件模拟四线波形来接近 QSPI 的速度，效果都有限。这也是很多人把工程从 F1 往 H7 移植时最直观的感受差异。

3.2 STM32CubeMX 里配置 QUADSPI 的关键选项

在 CubeMX 里使能 QUADSPI 有几个容易漏掉的地方。首先是在时钟树里确认 QUADSPI 的时钟源，H7 系列可以选 AHB 总线时钟作为 QSPI 内核时钟，这直接影响 QSPI 的通信频率。一般建议先配到 50MHz 以内验证功能，稳定后再往上提。其次，QUADSPI 外设的引脚需要手动映射，GPIO 的 AF 号要选对。CubeMX 会自动分配，但一定要在 GPIO 配置页确认上下拉设置：SCK 时钟线建议上下拉都选为“无”，直接由外设驱动；CS# 选上拉；IO0~IO3 数据线也全部选上拉。这个细节是因为 QUADSPI 的四线模式要求数据线在空闲状态必须有确定电平，不能浮空，否则容易受到干扰导致误触发。

3.3 QSPI 下的执行代码：XIP 的诱惑和门槛

STM32 的 QUADSPI 外设支持 Memory-Mapped 模式，简称 XIP（Execute In Place），可以把外部 NOR Flash 映射到 MCU 的地址空间，CPU 直接跳过去取指执行。这意味着可以通过 QSPI 外挂的 Flash 来跑代码。OTG 升级、Bootloader 引导的 应用代码直接放在外部存储上执行，省去先把固件拷到内部 Flash 的步骤。

但 XIP 模式的代价是：读数据延时比内部 Flash 高，而且四线模式下要考虑指令缓存（I-Cache）的命中率。如果要在外部 Flash 上执行代码，必须把外部存储配置为 Cacheable 区域，否则每次取指都触发一次 QSPI 通信，性能会掉到非常难看。另一个限制是一些带有加密引擎的 MCU 在做 XIP 时，不能直接对 QSPI 内存做加密解扰，需要额外处理。

这里有一个更务实的建议：如果只是把 QSPI Flash 当数据存储用，不需要在项目初期就上 XIP。先把普通 QSPI 命令模式调通，再考虑映射执行代码，难度会平缓很多。

4. 手写一个 QSPI 驱动：从命令到轮询

4.1 用 HAL 的 QSPI 命令结构体组织业务逻辑

STM32 的 QUADSPI 外设可以用一个结构体把命令、地址、数据段、Dummy 周期都描述出来。HAL_QSPI_Command(&QSPIHandle, &sCommand, timeout) 是这个外设的核心。命令结构体里有几个字段值得专门理解：

• InstructionMode：设置命令字节怎么发送。对单个字节命令，用 QSPI_INSTRUCTION_1_LINE；对 QPI 模式（四线命令）用 QSPI_INSTRUCTION_4_LINES。
• AddressMode 和 AddressSize：设置地址引脚宽度。GD25Q80E 是 1MB，需要 24 位地址；如果芯片容量大于 16MB，还要开启 Extended Address Mode，否则地址会绕回。
• AlternateByteMode：用来设置与芯片特性相关的其他字节，普通读写用不到，可以设成 None。
• DataMode：关键字段。QSPI_DATA_NONE 表示无数据阶段（比如发写使能命令），QSPI_DATA_1_LINE 表示标准 SPI 方式收发数据，QSPI_DATA_4_LINES 表示 DDR 四线方式收发数据。
• DummyCycles：Dummy 周期数。QSPI 读数据时通常会插入若干个空时钟周期，让芯片从地址段切换输出段，这个数要按芯片手册填，填少了读出来是错位数据。

之前我在一个 H743 项目里读 GD25Q128E 的数据，一直错位，排查很久才发现 DummyCycles 填少了。在标准 SPI 模式下读 0x03 命令没有 Dummy，但四线模式读 0x6B 命令需要 Dummy 周期，具体的数在数据手册的时序图里都会标，别凭感觉填。

4.2 完整驱动流程代码示例

写 QSPI 驱动时，通常把操作封装成几个基础函数：读 ID、写使能、等待空闲、页编程、扇区擦除。下面的例子以 STM32H7 系列 HAL 库为基础，配合 GD25Q80E。

// 写使能 void qspi_write_enable(void) { QSPI_CommandTypeDef sCmd = {0}; sCmd.InstructionMode = QSPI_INSTRUCTION_1_LINE; sCmd.AddressMode = QSPI_ADDRESS_NONE; sCmd.AlternateByteMode = QSPI_ALTERNATE_BYTES_NONE; sCmd.DataMode = QSPI_DATA_NONE; sCmd.DummyCycles = 0; sCmd.Instruction = 0x06; sCmd.NbData = 0; HAL_QSPI_Command(&hqspi, &sCmd, HAL_QPSI_TIMEOUT_DEFAULT_VALUE); }

等待空闲状态的实现要注意，发送读状态寄存器命令后，需要持续读取状态寄存器，直到 WIP 位变成 0。HAL_QSPI_Receive 会在读取数据时自动产生时钟，主机需要把接收缓冲区的首字节填上填充数据（通常设为 0xFF 或任意值），这个填充数据不会写进 Flash，只是让芯片时钟继续翻转。

void qspi_wait_busy(void) { QSPI_CommandTypeDef sCmd = {0}; uint8_t status = 0x01; sCmd.InstructionMode = QSPI_INSTRUCTION_1_LINE; sCmd.AddressMode = QSPI_ADDRESS_NONE; sCmd.AlternateByteMode = QSPI_ALTERNATE_BYTES_NONE; sCmd.DataMode = QSPI_DATA_1_LINE; sCmd.DummyCycles = 0; sCmd.Instruction = 0x05; sCmd.NbData = 1; do { HAL_QSPI_Command(&hqspi, &sCmd, HAL_QPSI_TIMEOUT_DEFAULT_VALUE); HAL_QSPI_Receive(&hqspi, &status, HAL_QPSI_TIMEOUT_DEFAULT_VALUE); } while (status & 0x01); }

这里有一个很容易卡住的点：在连续读状态寄存器时，QUADSPI 外设可能会因为上一次命令没有正确结束而出现 Busy 标志。如果遇到 HAL_QSPI_Command 返回 HAL_BUSY，可以在每次命令之间调用HAL_QSPI_Abort(&hqspi)中止上一次通信。虽然这会增加几微秒开销，但能有效避免外设状态机卡死。

页编程函数需要把地址拆分成三个字节，注意字节顺序。GD25Q80E 采用 Big-Endian 地址格式，即先发最高字节，再发中间字节，最后发最低字节。如果主机是 Little-Endian 模式，就直接把地址右移 16 位、8 位、0 位取结果，而不要直接传地址缓冲区的指针。

void qspi_page_program(uint32_t addr, uint8_t *data, uint32_t len) { qspi_write_enable(); QSPI_CommandTypeDef sCmd = {0}; sCmd.InstructionMode = QSPI_INSTRUCTION_1_LINE; sCmd.AddressMode = QSPI_ADDRESS_1_LINE; sCmd.AddressSize = QSPI_ADDRESS_24_BITS; sCmd.Address = addr; sCmd.AlternateByteMode = QSPI_ALTERNATE_BYTES_NONE; sCmd.DataMode = QSPI_DATA_1_LINE; sCmd.DummyCycles = 0; sCmd.Instruction = 0x02; sCmd.NbData = len; HAL_QSPI_Command(&hqspi, &sCmd, HAL_QPSI_TIMEOUT_DEFAULT_VALUE); HAL_QSPI_Transmit(&hqspi, data, HAL_QPSI_TIMEOUT_DEFAULT_VALUE); qspi_wait_busy(); }

4.3 四线模式读取的适配和提速

一旦基本命令调通，就可以把读取操作切到四线模式。GD25Q80E 支持 0x6B 命令（四线快速读），它和 0x03 命令的区别是，地址发送为单线，但数据输出是四线并行，且包含 8 个 Dummy 周期。这样读取吞吐率飞快。HAL 配置里对应关系如下：

sCmd.InstructionMode = QSPI_INSTRUCTION_1_LINE; sCmd.AddressMode = QSPI_ADDRESS_1_LINE; sCmd.DataMode = QSPI_DATA_4_LINES; sCmd.DummyCycles = 8; sCmd.Instruction = 0x6B;

数据线方向由外设自动切换。对 HAL 库来说，只需要修改 DataMode 和 DummyCycles，不需要手动配置引脚方向。但要记住，四线模式读出来的数据是并行的，协议栈对字节顺序没有歧义，因为芯片内部已经处理好了。真正会出问题的是接线顺序：IO0 对应原来的 SI，IO1 对应 SO，IO2 对应 WP#，IO3 对应 HOLD#。如果 PCB 布线时把这四个信号交叉了，四线模式读出来的数据必然乱序，这时候就要回退到单线模式排查，不要硬调试。

5. 实战项目中的常见坑和排查链路

5.1 写完读取全是 0xFF，先怀疑写使能和电源

遇到写不进去的问题，先抓住这几个标准动作：量 WP# 引脚是不是高电平；检查 VCC 是不是稳定在 3.3V；看 CS# 拉低后有没有等够时间；确认发完 0x06 后有没有把 CS# 拉高。很多时候写使能命令本身发了，但 CS# 一直保持低电平，写使能根本没被锁存，后续页编程也不会生效。

GPIO 模拟 SPI 时还有一个特殊的坑：CS#、SCK、MOSI 的初始化顺序。如果在初始化时先将 CS# 拉低，再配置 SCK 引脚复用功能，SCK 的一瞬间电平抖动会被 Flash 识别成一个时钟边沿，造成后续第一次通信错位。正确做法是先配置所有 GPIO 并拉到确定的空闲电平，再操作 CS#。

5.2 四线模式读错数据，用回单线模式缩小范围

QSPI 模式下的调试比 SPI 难得多，因为逻辑分析仪要同时抓 4 根数据线。一个高效的排查方法：先用标准 SPI 命令 0x03 读取数据，确认存储内容没问题；再用 0x6B 四线读取功能读同一地址，如果四线读到的不一致，那问题一定在四线模式配置或者接线顺序上。回退对比能快速把所有问题分割成“存储问题”和“传输问题”。

如果手头有逻辑分析仪，优先抓 CS#、SCK 和四根 IO 线，确认电平编号。四线模式下 IO2 和 IO3 在空闲时应该是高电平，因为内部上拉已经把它们拉高了。如果这两根线在地址阶段就出现不确定电平，大概率是 PCB 上这两个引脚没有接上拉电阻，或者 GPIO 配置成开漏输出但没使能内部上拉。

5.3 DMA 和中断收发会引入哪些隐藏问题

标准 SPI 可以配合 DMA 收发数据，QSPI 也可以配合 DMA 进行大数据块读写。大块数据用 DMA 能显著降低 CPU 占用，但有个边界条件：DMA 传输完成后，DMA 传输完成中断触发时，QSPI 外设可能还在做最后的收尾工作。HAL 在中断回调函数里发送“完成”信号时，实际上 QSPI 的 FIFO 可能还没清空。正确的做法是在 DMA 传输完成回调中，调用HAL_QSPI_Abort(&hqspi)后再通知上层任务读取数据，或者在数据传输后调用HAL_QSPI_Receive_DMA对应的等待函数，直到外设状态回到 Ready，再访问数据缓冲区。

另一个容易被忽视的是 Cache 问题。在带 Cache 的 MCU（比如 M7 核心）上，如果开启 DMA 写入内存缓冲区，而 CPU 之前访问过该缓冲区，那 Cache 里的数据可能是旧值。DMA 写入内存后，CPU 必须执行SCB_InvalidateDCache_by_Addr()使缓冲区的 Cache 行失效，否则读到的还是旧数据。反之，如果 CPU 写好了数据等待 DMA 读取，DMA 读完之前 CPU 要执行SCB_CleanDCache_by_Addr()把数据刷到内存。这个坑调起来非常隐蔽，因为芯片本身没有问题，纯粹是 Cache 一致性问题。

5.4 一个典型的排查流程：程序在页编程时卡死

以前调一块 H750 板子，程序跑到页编程等待空闲时卡死，do-while 循环一直读状态寄存器，WIP 位永远为 1。当时第一反应是 Flash 坏了，用示波器抓 CS# 和 SO，发现状态寄存器的数据一直在正常输出，但 WIP 位确实一直是 1。后来发现问题是芯片在页编程之前收到的地址越界了，GD25Q80E 地址范围是 0x000000~0x0FFFFF，我向 0x100000 发了页编程命令，芯片处于不确定状态。解决方案是：在写地址前加一层上层校验，任何超过容量的地址直接返回错误，不发命令。从这以后，存储驱动里所有函数入口处都强制检查地址上限，这个习惯帮我少跳了很多坑。

6. 从软件模拟 SPI 到硬件 QSPI 的改造心得

6.1 软件模拟的优势和代价

软件模拟 SPI 有它的用武之地：在没有硬件 SPI 的低端 MCU 上也能驱动 Flash，引脚可以随便定义，方便板级适配。但代价是性能低、时序控制需要关闭中断或者小心翼翼处理中断优先级，否则 SCK 波形会变形。以前在 8 位 MCU 上用 GPIO 翻转模拟 SPI，最高只能跑到 250kHz，擦除一个扇区要等很久，如果固件有 64KB，下载一次得耐心等。

后来换上带硬件 SPI/QSPI 的 STM32，情况完全不同。硬件外设的 SCK 由时钟模块直接驱动，不会因为中断抖动；数据发送和接收自动完成，CPU 只需要把数据往寄存器里填。对比用同一个 16MHz 主频的 MCU，硬件 SPI 跑 4MHz 完全没问题，而软件模拟只能在 500kHz 左右稳定，性能差距大概 8 倍。更关键的是，硬件 SPI 在传输过程中不占用 CPU，DMA 配合下可以让 CPU 去处理业务逻辑。

6.2 改造时要记住的软件设计要点

从软件模拟 SPI 移植到硬件 SPI/QSPI，不能只是把底层收发函数替换掉。软模拟时代，读一个字节通常这样实现：拉低 CS#，循环 8 次发送位并读取位，最后拉高 CS#。这个函数在应用层被频繁调用，而且封装成“一次性发完一字节”。但转为硬件 SPI/QSPI 后，一次正确通信的粒度应该是“一个完整命令阶段”，而不是“一个字节”。比如页编程，硬件 SPI 可以连续发送“命令+地址+数据”，CS# 在整个过程中只拉低一次，这与软模拟时代“先发命令，再发地址，再发数据，每段之间都可能拉高 CS#”有很大区别。如果沿用旧的封装，在每段之间都拉高 CS#，芯片会认为每个段都是一条独立命令，页编程就会失败。

推荐的软件分层是：底层提供flash_cmd(cmd)、flash_write_reg(reg, val)、flash_read(addr, buf, len)这类“整条命令”接口；上层业务只调用这些接口，不关心底层是软件模拟还是硬件外设。这样以后换芯片、换接口，底层的替换范围能控制在很小的文件内。

6.3 性能实测和进一步优化方向

我自己在一颗主频 240MHz 的 MCU 上，用 QSPI 四线模式跑 GD25Q80E，测试了 128KB 数据读写的耗时。标准 SPI 1MHz 时钟读完需要约 1 秒；QSPI 四线模式 60MHz 时钟读完只需要约 17 毫秒，差距接近 60 倍。写数据由于要等擦除和编程时间，提速没有读那么夸张，但整体也快了很多。如果用到 QPI 模式（4-4-4，即命令和地址都用四线传输），还能进一步压缩小数据块的开销，不过实际项目里如果读写重点是连续的大块数据，1-1-4 模式已经足够。

进一步优化的方向有三个：第一，数据缓冲区按 32 字节对齐，并开启 MPU 配置为普通非缓存区，配合 DMA 收发；第二，大批量编程时，可以把多个页编程命令合并成一次 CS# 低电平持续传输，但不能超过页边界；第三，启用多块并发读，或者使用芯片支持的 Continuous Read Mode，省去每次读数据都要重新发送命令地址的开销。GD25Q80E 支持 Continuous Read 模式，但大多数场景下普通命令就够了，没有特殊需求不推荐增加复杂度。

实际项目里，存储驱动这块最忌讳的就是“感觉没问题”。SPI NOR Flash 的接口机制虽然简单，但状态轮询、地址边界、写使能、硬件引脚处理、Cache 一致性这些点，任何一处出错，症状都会表现为“数据不对”或“程序卡死”，而且极难排查。把常规流程固化成一套固定的调试路径，比如“读 ID 确认链路、单线模式确认数据、四线模式提速度、最终再考虑 Cache 和 DMA”，能帮你省下大量调试时间。这也是我做存储相关项目时最大的体会：先把基础时序验证到无懈可击，再去追性能和花活，顺序反了就是给自己挖坑。