ADS负载牵引实操指南：从模板到匹配网络设计

做射频功放的人，应该都经历过这个场景：管子选好了，偏置调好了，仿真出来的增益和效率却怎么都对不上规格书。多数时候，问题不是管子模型，而是你根本不知道实际电路该用什么负载阻抗。这时候，LoadPull（负载牵引）就派上用场了。ADS 里的 LoadPull 模板不是摆设，它是把一个看起来很玄的“找最优阻抗”问题，变成了史密斯圆图上的几条等高线。这篇文章我就把从创建模板、设置扫描、判读结果到设计匹配网络的完整流程摊开来说，希望能帮你少走我之前踩过的那些坑。

1. 为什么非要LoadPull：少走弯路的基础认知

1.1 管子的最优负载不是算出来的，是“搜”出来的

很多刚接触功放设计的朋友会先去看数据手册，手册上一般会给出一个推荐负载阻抗，比如某个 10W GaN 管子在 2.4GHz 下推荐 Zload = 12.5 + j*6.8 欧姆。然后你照着这个值去做匹配，结果实测输出功率差 1~2dB，PAE 也不对。问题出在哪？手册上的推荐值通常是厂家在固定偏置、固定温度、固定频率下用标准测试夹具测出来的，它只是一个参考点。你实际的 PCB 走线、封装寄生、散热条件、偏置点一旦变化，这个值就跟着漂。更关键的是，手册会给你一个点，但不会告诉你这个点附近“功率等高线”和“效率等高线”的分布，你不知道到底有多敏感，也不知道能不能往效率方向挪一挪。

所谓负载牵引，就是主动把所有可能的负载阻抗都“试”一遍。理论上是把史密斯圆图上每一个点都当作 Zload 接到管子输出端，然后做一次大信号仿真，看这个阻抗下管子输出多少功率、效率多少。把所有结果画在同一张史密斯圆图上，连成等值线，就得到了功率圆和效率圆。最优阻抗点不是算出来的，是搜出来的。ADS 的负载牵引模板把这个过程自动化了，你不用手动改一个阻抗仿一次，它会在你指定的圆内自动扫描几十个点，然后用谐波平衡仿真把每个点的结果算出来，最后生成 PAE、输出功率、增益的等高线图。

1.2 ADS的LoadPull模板到底做了什么

ADS 的 LoadPull 模板本质上是一套已经搭好的谐波平衡仿真工程。它里面包含了大信号管子的偏置电路、输入功率源、以及一个负责在史密斯圆图上改变负载的控件。这个控件的核心是一个变量 Zload，它会被设置成复数，扫描时按照你指定的中心点和半径，在圆内均匀撒点。每换一次 Zload，都等于重新做了一次谐波平衡仿真，得到该阻抗下的稳态响应，然后提取输出功率、PAE、增益等指标。

从这个角度看，LoadPull 模板就是一个“带参数的谐波平衡仿真器”，参数就是负载阻抗。模板里通常还会分成 LoadPull 和 SourcePull 两部分。SourcePull 是反过来扫描源阻抗，看激励端匹配对功率和增益的影响。实际设计里两边都要做，但工程上一般是先做 LoadPull，因为负载牵引对输出功率和效率的影响更直接。如果你只打算用 ADS 自带的模板，不需要自己去搭复杂的仿真链路，但你需要知道模板默认的偏置、频率和扫描范围默认值都要改，否则直接跑出来的是一个“默认频段下默认管子”的结果，跟你的设计没有半毛钱关系。

1.3 什么时候不该依赖LoadPull模板

LoadPull 不是万能药。当管子模型本身不准的时候，仿真结果再漂亮也没用。早期我用过一个厂家的老封装大信号模型，负载牵引仿真出来的最优功率点是 j*30 欧姆左右，实际搭板测出来完全对不上。后来发现模型的封装寄生参数给得过于理想，而实际 PCB 的焊盘电容和地过孔又多引入了好几皮法。所以做 LoadPull 之前，一定要先确认模型版本、封装模型是否包含引脚寄生，最好能做一步“模型验证”，比如对比手册上的 S 参数或静态工作点。如果管子工作在极窄带、极高 Q 值的场合，Smith 圆图上的等高线圈非常密集，扫描点稍稀疏一点，最大值点就会被漏掉。这时候模板给的默认 51 个扫描点往往不够，要提高点数或缩小扫描半径，这一点后面讲判读结果时会再展开。

还有一个常见误区是把负载牵引当成“只调输出匹配”。实际上输入端的源阻抗也会影响输出功率和效率，因为输入反射会改变加到管子栅极的实际电压摆幅，而大信号下的增益压缩又直接影响了输出级的有源器件工作状态。所以严谨的流程是：先做 SourcePull 找一个增益较好或对稳定性有利的源阻抗，再做 LoadPull；或者用双向牵引，两边交替迭代。

2. 实操第一步：在ADS里快速搭建LoadPull模板

2.1 模板入口和工程准备

打开 ADS 后新建一个工程，建议工程名直接带上“LoadPull”关键字，比如PA_LoadPull_LDMOS_2p4G，这样做版本管理和归档的时候一眼就能认出来。创建工程时注意选择正确的库和工艺文件，如果是用厂商提供的 PDK 模型，还要先把 PDK 的库挂到工程里。然后新建一个原理图，在原理图菜单里选择 DesignGuide，再选 Amplifier，里面有 LoadPull 相关的模板入口。不同版本菜单名会有点差异，有的叫 Load Pull / Source Pull，有的直接叫 LoadPull Template，本质是一样的。

这里我给的第一个建议是：不要直接用模板菜单生成一大堆测试台，然后一头扎进去改参数。先把模板里最关键的几个控件看懂，再动数据。模板生成后，你会看到几个区域：偏置电压源、输入端的功率源、输出端的负载阻抗扫描控件、一个 HB 仿真控件，以及一个用于显示结果的数据显示窗口。其中负载阻抗扫描控件通常长得像一个 VAR 方程块，里面定义了 Zload 的实部和虚部扫描参数，中心点一般默认是 50 欧姆，扫描点数量一般是 51。

在修改之前，先做一次“空跑”，把频率、功率、偏置改成自己管子的大致工作点。比如我常用的一颗 10W GaN 管子，工作在 2.4GHz，VDS=28V，静态电流 IDQ 设在 100mA 左右，输入驱动功率从 20dBm 扫到 30dBm。先让模板跑通一次，再考虑调扫描网格。

2.2 关键参数：频率、输入功率、偏置点

频率不用多说，一定是你功放的最终工作频率。这里容易忽略的是“多音”和“包络”场景。如果你做的是调制信号下的功放，比如 OFDM 或者 5G NR 信号，单纯用连续波（CW）的负载牵引结果只能作为第一轮参考，最终还要在完整链路里加载调制信号仿真。ADS 里也有专门的包络仿真模板，但那是后话，基础功放设计第一步还是从 CW 开始。

输入功率设多少？一般看目标输出功率和增益。比如目标输出 +33dBm（约 2W），管子增益 13dB，那输入功率就设在 +20dBm 左右。但负载牵引仿真里我习惯把输入功率设成一个扫描，这样能看到大信号输入对最优阻抗点的“移动”。你可能会发现，输入功率从 20dBm 加到 30dBm 时，功率等高线的中心会明显移动，最优阻抗点往往会向更低阻抗方向走，这是大信号效应导致的。很多新手只固定一个输入功率，做完匹配后一加大功率发现匹配全偏了，就是没做这个扫描。

偏置点也很重要。负载牵引模板一般默认是 AB 类或 B 类工作点，你要根据管子类型手动设 VGS 和 VDS。GaN 管子是增强型，通常需要正电压偏置，而 LDMOS 可能是负电压。偏置不对，仿真出来的工作在非线性区或关断区，得到的等高线形状会很奇怪，甚至直接不收敛。我一般会在负载牵引前先做一个简单的 DC 仿真，确认静态电流落在目标区间。

2.3 负载扫描范围和步进怎么定

负载扫描范围决定了你在史密斯圆图上“搜”多大一块区域。一开始不要贪心，不要直接扫全图，那样又慢又容易发散。常见做法是以 50 欧姆为中心，半径先设 0.6 左右，这等于在史密斯圆图上画一个覆盖大部分低阻抗和高阻抗区域的圆。然后再根据管子类型收缩范围。对于功率管，最优负载阻抗一般不会在纯电抗区，而是落在实部较低、虚部为正或为负的窄区域。

我习惯的做法：第一轮用半径 0.7、51 个点做粗扫，找到最大输出功率所在的象限；第二轮把中心点移到第一轮最优阻抗附近，半径缩到 0.2，点数提高到 101 个点，做细扫。这样做比一开始就扫 201 个点快很多，而且精度更高。为什么？因为等高线在最大值附近变化很剧烈，尤其是 PAE 圆，密度很高，粗网格很容易把极值点漏掉。缩半径加密度，才是找到最优阻抗点的关键。

扫描点数也不是越多越好。ADS 负荷牵引一般会对每个扫描点做一次完整的谐波平衡迭代，100 个点就是 100 次非线性迭代。如果用 201 个点，一次仿真可能要跑十几分钟甚至更久，而信息量并没有成倍增加。更聪明的方式是“先粗后细、分两轮扫描”，这也是我做所有负载牵引项目时的习惯。

3. 核心环节实现：跑仿真与结果判读

3.1 从等高线里找最优阻抗点

完成参数设置后，点仿真按钮。ADS 会弹出一个 Smith 圆图，上面会画出几条等值线，常见的有等输出功率线、等 PAE 线、等增益线。这些线不是自动生成的三维地形图，而是模板通过插值把离散扫描点拟合成等高线后画的。所以扫描点越密，等值线越平滑可靠。

以输出功率等高线为例，线上的每个点代表“如果负载阻抗落在这条线上，输出功率都是同一个值”。所以当你看到一圈一圈的等功率线时，中心就是输出功率最大的区域。要找输出功率最优阻抗点，就找最内圈的中心；要找 PAE 最优点，就找 PAE 等高线圈的中心。这两个中心往往不重合，而且在实际功率放大器设计里，我们很少去追“最大输出功率”这个点，而是追“在目标输出功率下效率最高”的点。

举个例子。假设目标是输出 +33dBm，负载牵引结果显示最大输出功率点在 Zload = 14 - j7 的位置，输出功率 +34.5dBm，PAE 只有 50%；而在 Zload = 20 - j3 的位置，输出功率刚好 +33.2dBm，PAE 有 62%。如果做 5G 或基站功放，我更愿意选后面这个点，因为多出来的 1.5dB 输出功率在实际系统里意义不大，但 12 个百分点的效率提升直接决定了散热成本和长期可靠性。判断的时候，我一般会把负载牵引数据显示窗口的等高线条数调低一点，比如显示 10 到 15 条，太密了反而看不清趋势。模板默认可能显示 20 多条，实际看起来像一堆毛线团，没有太大参考价值。

3.2 别把最大Pdel和最大PAE搞混

很多初学者看到 Smith 圆图上两个圈，就问“到底选哪个点”。答案是：看你的系统指标。如果是手机终端里的 PA，电池续航压力大，那你优先看 PAE；如果是基站或雷达的末级功放，输出功率必须打满，那再看 Pdel。如果做的是多模式可重构功放，那就得选一个折中点，让功率和效率在两个模式下都能接受。

除了功率和效率，还要关注增益等高线。增益圆和 PAE 圆有时候会背离，尤其在大信号压缩区。当输入功率很高、管子进入深度压缩时，某个负载阻抗也许 PAE 很高，但增益已经掉了 3dB 以上，这种点实际没法用，因为前级驱动能力可能不够。所以我通常会在数据显示窗口同时显示 Pdel、PAE、Gp 三组等高线，用不同颜色区分。ADS 模板默认会用颜色区分，但颜色和图例一定要检查，不然很容易误读。

如果你手里有实测负载牵引数据，也可以把实测数据导入 ADS 和仿真数据放在同一张 Smith 圆图上对比。这个方法在模型验证阶段特别有用，能直观看出模型在哪块区域偏差大。偏差大，优先怀疑模型寄生和偏置设置，而不是去调扫描分辨率。

3.3 把最优阻抗点“固定”下来再继续

找到目标阻抗点之后，先不要急着关掉数据显示窗口。把该点的 Zload 复数记录下来，同时记录该点对应的 Pdel、PAE、输入功率、增益，形成一个小表。我一般会在笔记本上这样写：

这组数据是后面做匹配电路设计的起点。然后把 LoadPull 仿真里的 Zload 直接固定成这个最优值，跑一次谐波平衡仿真，确认输出功率、增益、谐波分量都能接受。固定 Zload 后，你会发现谐波分量里二次谐波可能很高，这时候还要去看输出端的谐波阻抗是不是对二次谐波形成短路或开路。模板默认的 Zterm 往往是一个宽带 50 欧姆负载，和实际匹配网络的频率特性不一样，这一点很容易被忽略，后面我会单独讲。

4. 从负载牵引到匹配电路：最后一公里怎么走

4.1 为什么不能直接把最优阻抗当成匹配目标

很多人负载牵引做得很漂亮，到了设计匹配电路时就蒙了。因为最优 Zload 通常不是 50 欧姆，你需要设计一个无源网络把它变换到 50 欧姆系统阻抗。但这只是第一步。真正的匹配网络不仅要实现在基波频率下的阻抗变换，还要决定谐波下的阻抗特性。谐波阻抗直接影响了电压电流波形的整形，进而影响 PAE。换句话说，你在负载牵引时看到的最高效率点，是在特定谐波终止条件下得到的。如果匹配网络在二次谐波上的阻抗和负载牵引设置不一致，实际效率就会偏离预期。

所以我在做输出匹配的时候，会把目标写成两组阻抗：基波时看最优 Zload，二次谐波时看最佳终止阻抗。有些管子在二次谐波上希望接近短路，有些希望呈现一个特定感性或容性电抗，这些都可以从更高级的多谐波负载牵引仿真里得到。ADS 模板默认可能没有这么细，但你可以在负载牵引控件里把谐波端接条件改一下，扫描时同时改变基波和谐波负载，这一步对 PAE 优化很重要。

4.2 用Smith圆图工具做匹配网络

在 ADS 里做匹配网络，最直接的办法是利用 Smith Chart 匹配工具。新建一个匹配电路设计，把源端设成 50 欧姆，负载端设成你记录的最优 Zload，然后用微带线或集总元件把这两个点连起来。ADS 会给出几种拓扑选择，比如 L 型、T 型、π 型，也会给出元件的初始值。这里要说一个经验：不要直接接受 ADS 给出的第一种拓扑，要结合实际板材和可实现的元件值来选。高频下通常优先用微带线，因为集总电容在 2GHz 以上会有明显自谐振，而且 Q 值不够高，损耗会吃掉效率。

比如在 2.4GHz、板材 FR4 或 RO4350B 上，一段 50 欧姆微带线加一个并联电容就可以完成很多阻抗变换。但匹配网络的 Q 值决定了带宽。你需要权衡是单节匹配还是多节匹配。如果最优 Zload 和 50 欧姆相差很远，比如到了 5-j*10 欧姆，单节 L 型匹配的带宽可能只有几十 MHz，达不到系统要求。这时候就要考虑两节甚至三节匹配，或者用高低阻抗线渐变。每增加一节匹配，带宽变宽，但插损也增加，所以这是一个工程折中。

4.3 把匹配网络加回去做整体验证

匹配网络设计好后，关键一步是把完整的功放子电路放入谐波平衡仿真里验证。具体做法是：删掉负载牵引控制管，把负载替换成你设计好的匹配网络，再接 50 欧姆负载；输入端同样用源牵引固定下来的源阻抗匹配网络替换掉理想功率源。然后重新仿真，看输出功率、PAE、增益是否和负载牵引时一致。理论上会有一定偏差，因为匹配网络本身有插损，而且它改变了谐波阻抗。如果偏差在 0.5dB 以内，说明匹配网络设计合理；如果偏差超过 1dB，就要回头检查匹配网络元件 Q 值、微带线损耗和谐波端接。

另一个很容易踩的坑是：在原理图仿真里用了理想传输线和理想集总元件，一到版图仿真，微带线拐角、T 型节、过孔阻抗不连续全冒出来，结果又偏离了。所以在做版图之前，我建议先在 ADS 里用 Momentum 对匹配网络单独做一次电磁仿真，提取 S 参数后再放到谐波平衡链路里仿真。这一步虽然耗时，但比直接投板回来调靠谱得多。负载牵引告诉你“去哪里”，匹配网络负责“走过去”，而电磁仿真保证你“没走歪”。

5. 常见问题与排查技巧实录

5.1 仿真不收敛，先别急着调网格

跑负载牵引的时候，最让人崩溃的就是仿到一半提示 HB 仿真不收敛。很多人的第一反应是加密扫描点数，其实这根本没用，甚至会让问题更严重。不收敛的原因主要是大信号迭代在某个阻抗点上震荡，无法达到稳态。这时候先做四件事：第一，检查偏置点是否在正常导通区，如果管子接近截止，大信号仿真很容易发散；第二，把输入功率从低开始扫，先跑小信号谐波平衡，逐步加大功率；第三，看管子的稳定性系数 K 是否小于 1，如果小于 1，先加一个并联电阻或串联反馈稳定网络再跑；第四，检查谐波平衡仿真控件里设置的谐波阶数，默认 3 到 5 阶，太多会大幅增加迭代难度，太少则精度不够。

另外可以尝试在 HB 控件里把收敛准则放宽一些。ADS 的 HB 控件里有一个收敛容差参数，默认很严格，你可以先放宽一个数量级，等仿真能跑通，再逐步收紧。但注意，放宽容差会让结果精度下降，这只适合排查问题，不适合作为最终仿真设置。

5.2 等高线图出现“坑坑洼洼”怎么办

如果你看到的等高线不是平滑的圆，而是很多毛刺或锯齿状，说明扫描点数量太少。尤其是最优阻抗点不在扫描圆心附近时，圆边缘的点数非常稀疏，插值算法在那个区域会产生明显失真。解决办法就是前面说的“两轮扫描”：看轮廓大致趋势后，把中心移动到最优区域附近，缩小半径，加密点数。经验数值是半径 0.2 时至少用 101 个点，如果还用 51 个点，圆边缘相邻两个点的阻抗间隔仍然很大，等高线依然会粗糙。

还有一种情况是等高线在某个位置明显断裂或形成“孤岛”。这通常是因为该区域有几个扫描点收敛异常，结果数值离群。处理方法是回到数据显示窗口，把离散扫描点也打开，看看是不是有少量点的 PAE 或输出功率明显高于或低于周围。如果发现离群点，单独检查该点的仿真日志，看是否有收敛警告。离群点如果只有一个，可以忽略；如果成片出现，说明管子在那个阻抗区域已经进入不稳定的负阻区，数据可信度很低。

5.3 模板跑得慢，怎么优化

负载牵引仿真本身就是给设计者“烧时间”用的，几十个点全做大信号谐波平衡，慢是正常的。但如果慢到无法接受，可以从几个方向优化。第一，降低谐波阶数，从 5 阶降到 3 阶，速度可能快一倍，精度对大多数场景足够；第二，减少扫描点数量，先用 31 个点粗扫，不要一上来就 101 个点；第三，把输入功率固定成单值而不是扫描多个值，先看单个功率下的负载牵引趋势，再对最优阻抗点做功率扫描；第四，关闭不必要的输出变量显示，ADS 在仿真时如果设置了太多电压、电流探针，会额外增加内存开销。

另外，记得给仿真设置一个合理的仿真频率范围。负载牵引模板里有时默认会计算很多频率点，但你要的只是工作频率附近的稳态响应，多余的频点只会拖慢速度。我一般会把 HB 仿真的频率范围限制在工作频率以及两三个谐波上，不做宽带扫频。宽带特性留给匹配网络设计阶段单独仿真。

5.4 常见问题速查表

我后来在实际项目里养成了一个习惯：每次跑完负载牵引，把两张 Smith 图截下来存进项目报告存档，一张标出功率圆心，一张标出效率圆心，同时把两轮扫描的原始数据表格导出来。这样评审的时候不仅能展示最优阻抗点，还能说明这个点的敏感性，以及为什么最终选择的是一个功率和效率的折中点。这些细节看着不起眼，但关键时候能省掉很多无谓的争论。

跑负载牵引这件事，说难也难，说简单也简单。难在它非常依赖你对管子大信号特性的理解，简单在有 ADS 模板打底之后，你只要按部就班地把偏置、频率、扫描范围和判读逻辑理清楚，基本不会出大问题。最怕的是拿到模板就默认参数直接跑，跑出来一个看起来漂亮但其实没有任何实际意义的圆图，然后照着做板，结果一地鸡毛。希望这篇文章能帮你少交一点学费。