二阶有源低通滤波器设计实战：从Sallen-Key到LTspice仿真验证

最近在搞一块音频板子，DAC输出端需要加一级抗混叠滤波，于是把二阶有源低通滤波器的整个设计流程从头到尾重做了一遍。从指标拆解、传递函数推导、元件参数计算，到LTspice仿真、实物焊接和扫频验证，每个环节都有不少值得记录的东西，尤其是一些教科书上不会明说的工程细节。这篇就按实际项目的推进顺序，把二阶有源低通滤波器的设计和仿真验证过程完整记录下来，给准备做硬件设计、电源滤波或者信号调理的同行一个可以参考的完整案例。

1. 项目概述：这个滤波器到底用来干什么

1.1 二阶有源低通滤波器的典型应用场景

低通滤波器在硬件电路里实在太常见了。DAC输出后面的重建滤波、ADC输入前面的抗混叠滤波、音频功放通道里的低频整形、传感器信号进入MCU之前的带限处理，都会用到。之所以强调“有源”，是因为RC无源滤波虽然简单，但输出阻抗高，后面一接负载截止频率就变了，而且没法提供增益。有源滤波器用运放做隔离和增益放大，可以让滤波特性不受负载影响，设计起来更加可控。

二阶相比一阶最大的优势是滚降速度。一阶只有-20dB/dec，很多场景下阻带压不住。比如ADC抗混叠，如果只靠一阶RC滤波，对带外噪声的抑制远远不够，换到二阶之后能到-40dB/dec，效果立竿见影。更高的阶数当然更好，但电路复杂度和调试成本同步上升，对大多数应用来说二阶是性价比最高的选择。

1.2 我的设计指标和测试目标

这次项目的目标是设计一个截止频率10kHz、通带增益0dB的二阶有源低通滤波器，响应类型选Butterworth响应，也就是最大平坦幅度响应，带内没有纹波，在截止频率附近也没有明显峰值。输入信号幅度大约在±0.5V范围内，供电用±12V双电源，负载阻抗不低于10kΩ。

整体指标整理成表格看得更清楚：

验证环节分两条线走，一条是仿真，用LTspice做AC分析和瞬态分析，另一条是实物，用信号发生器和示波器逐点扫频实测，最后把两条线的数据放在一起对比，看理论、仿真和实测之间的差距到底有多大，差在哪。

2. 理论拆解与参数计算：先算明白再做板子

2.1 为什么选Sallen-Key拓扑

二阶有源滤波器的主流拓扑有两种，Sallen-Key和多重反馈（MFB）。我这次选Sallen-Key，理由很直接：元件少，一个运放加四个阻容就能成，而且单位增益时结构极其简洁，比MFB少一组反馈电阻。MFB的优势是反相结构、增益可以做高、高Q值场景表现更稳，但输入阻抗偏低，对前级驱动能力有要求，而且增益由电阻比决定，精度控制更麻烦。

Sallen-Key本质是一个由RC网络和运放组成的电压控制电压源滤波器。运放工作在单位增益缓冲状态时，C1上端直接接输出，把输出信号反馈到RC网络里形成一个有源阻尼路径。通俗讲，RC网络负责确定谐振频率，运放负责“泵”能量维持滤波特性，两者配合得到标准的二阶响应。

2.2 Butterworth、Chebyshev、Bessel怎么选

设计滤波器第一步不是算电阻电容，而是确定响应类型。三者的区别在带内平坦度、滚降陡峭度和相位线性度之间权衡：

音频抗混叠场景我选了Butterworth，理由很朴素：带内幅度最平坦，阻带衰减够用，相位失真虽然存在但听感上不明显。如果用Chebyshev，带内纹波会直接叠加在信号上造成可感知的增益起伏，不划算。

2.3 传递函数和Q值的实际意义

二阶低通滤波器的标准传递函数是：

H(s) = ω0² / (s² + (ω0/Q)·s + ω0²)

其中ω0=2πfc是特征角频率，Q是品质因数。Q值决定了频率在fc附近的幅频响应形状：Q=0.707时是Butterworth响应，幅频曲线在fc附近最平坦，没有过冲；Q增大到1以上会出现明显的谐振峰，对固定频率成分有放大作用；Q小于0.707则过渡带更平缓，但截止特性变差。

用生活化的比喻理解Q值：Q值就像阻尼器的阻尼系数。阻尼太大，系统反应迟钝，信号通过时被过度压制；阻尼太小，系统会在某个频率附近“兴奋”起来，产生过冲甚至自激。0.707是一个刚刚好压住谐振的临界值，这也是为什么大多数低通滤波设计都锚定这个值。

2.4 参数计算实例：从公式到元件值

这次我用的是单位增益Sallen-Key结构，取R1=R2=R，C1=2C2，这时候有个很巧妙的结果：Q值自动等于0.707，正好是Butterworth响应，不用额外调增益电阻。推导过程不展开，直接给结论：

ω0 = 1 / (R·√(C1·C2)) = 1 / (√2 · R · C2)

设计目标fc=10kHz，选C2=10nF，C1就是20nF。20nF的C0G电容不太好买，我用两个10nF并联实现。然后算R：

R = 1 / (2π · fc · √2 · C2) = 1 / (2π · 10×10³ · 1.414 · 10×10⁻⁹) ≈ 1125Ω

取E96系列标准值1.13kΩ，代入之后实际截止频率：

fc = 1 / (2π · 1.13×10³ · 1.414 · 10×10⁻⁹) ≈ 9961Hz

和10kHz的目标偏差不到0.4%，完全在可接受范围。这个方案的优点是电阻只有两个等值电阻，电容两个，运放一个，整个电路干净利落，非常适合快速复制。

如果想把增益做上去，比如需要6dB增益，就要改用R1=R2但增益K=1.586的配置，也就是把运放接成同相放大，反馈电阻比Rf/Rg=0.586，此时Q值仍然是0.707。但增益一变，Q值会跟着变，需要重新算反馈网络，不如单位增益方案省心。

3. 运放与物料选型：元件的坑比理论多

3.1 运放的GBW至少要够用

运放选型是很多人容易忽略的环节，总觉得随便拿一颗就行。实际上Sallen-Key结构对运放带宽非常敏感，原因是反馈电容C1直接把输出引到反相输入，运放在高频段的开环增益不足时，反馈精度会下降，导致截止频率偏移和Q值增强。

经验法则：运放的增益带宽积（GBW）至少是滤波器截止频率的50到100倍。10kHz截止频率对应GBW至少1MHz，用LM358这种1MBW运放只能算“勉强能用”，实际在10kHz附近就会出现可观测的响应抬升。我最终选了TL072，3MHz GBW、JFET输入、低噪声，价格也便宜，做10kHz低通足够。如果用NE5532（10MHz GBW）更稳，但电流噪声稍大，在这些低阻抗电路里差距不大。

对比一下常用运放的关键参数：

这次项目最终在实物板上用的是TL072，仿真对比里也加了LM358作为反面案例。

3.2 电阻电容的材质坑

电阻选1%精度的金属膜电阻，温度系数最好在50ppm/℃以内。这个项目里电阻误差直接决定实际截止频率，5%精度的碳膜电阻会让截止点偏移1%以上，虽然不一定致命，但做验证实验时数据和理论对不上会非常困扰，不值当。

电容的坑更大。很多人随手拿X7R瓷片电容去做滤波，实际效果一塌糊涂。X7R电容有强烈的直流偏压效应，施加几伏直流电压之后容量可能掉20%到50%，而且温度系数大，还会产生谐波失真。滤波器的RC网络对容量精度要求高，必须选C0G/NP0材质或者薄膜电容。C0G电容在几十nF以内都很容易买到。我这次C1用两个10nF的C0G电容并联得到20nF，C2用一个10nF的C0G，整个滤波网络完全不担心偏压问题。

3.3 电源和偏置：单电源供电要特别注意

我用的±12V双电源，运放直接工作在双电源下，信号从0V为中心摆动，不需要额外偏置。但如果换到单电源场景，比如5V供电，情况就复杂了。此时运放的同相输入端必须偏置到VCC/2，而且C1的接地点要接到偏置电压上，不能直接接地，否则运放共模输入范围不对，输出波形会被削顶。输入输出还需要加隔直电容，整个偏置网络会引入额外的相移和噪声，设计起来比双电源麻烦不少。

无论单双电源，每个运放电源引脚旁边都要放0.1µF陶瓷去耦电容，尽量靠近引脚。这个细节很多人不重视，实际上一旦自激振荡，第一个要检查的就是去耦。

3.4 完整BOM和PCB布局提醒

最终BOM清单：

PCB布局上注意几个点：R1、R2、C1、C2尽量靠近运放输入引脚，反馈路径要短；C1的回地走线直接回到运放电源地去，不要绕远；输入输出走线不要平行重叠，避免耦合。我们这里阻值都在kΩ级别，走线电容影响有限，但布局习惯还是要养成。

4. 仿真验证：让电路先跑起来再动手焊

4.1 LTspice中搭电路

我习惯用LTspice做这种模拟电路的验证，免费、轻量、自带大量元件模型。Sallen-Key的仿真电路很简单：一个交流信号源V1，串联RS=50Ω信号源内阻，接R1到U1同相输入端，同相端对地接R2和C1，反相端直接接输出，C2从同相端接到输出，形成标准单位增益Sallen-Key。运放先用理想行为源vcvs，方便对照理论值，再看真实模型。

AC分析指令：

.ac dec 200 100 1Meg

扫频范围从100Hz到1MHz，每十倍频程采样200个点。

4.2 理想模型下的幅频特性

仿真结果和理论计算非常吻合。-3dB点大约在9.94kHz，和手算的9961Hz基本一致。通带内增益平坦，10kHz之前几乎是一条0dB直线，过了截止点以-40dB/dec斜率滚降，到100kHz时衰减约-38dB，100kHz以上继续滚降，曲线没有任何异常凸起。

把光标放在20kHz处读数值，增益大约-12dB，这和二阶理论的预期完全对得上：fc两倍频处衰减约-12dB，四倍频处约-24dB，符合-40dB/dec的规律。这一步的意义在于确认电路参数算对了，后面所有调试都以此为基础。

4.3 参数扫描看元器件容差影响

理想值算得再准，实际元件都有公差。用LTspice的.step指令做电阻容差扫描，把R1、R2设为1.13kΩ±1%，观察截止频率的偏移范围：

.step param Rv list 1.118k 1.13k 1.142k

扫描结果显示，电阻值向上偏移1%时，截止频率从9.94kHz降低到约9.82kHz；向下偏移1%时升到10.06kHz。单独电阻公差对截止频率的影响是±1.2%左右，再加上电容的±5%公差，最坏情况下总偏移可能到±7%。也就是说，实际板上测出的-3dB点落在9.3k~10.7kHz之间都算正常，不必大惊小怪。

这个仿真做一次就明白为什么选1%电阻和C0G电容了：元件精度直接决定滤波器指标能不能落在设计范围内，省这点成本会让调试变得很痛苦。

4.4 真实运放模型打回原形

理想运放模型看不到实际芯片的行为，我把运放换成TL072的宏模型，再看AC响应。TL072模型在10kHz附近的幅频特性与理想模型几乎重合，差别在0.1dB以内，说明在当前GBW下运放非理想性对滤波器的影响可以忽略。

同一个电路把运放换成LM358，情况就完全不一样了。LM358的GBW只有1MHz左右，在10kHz处的开环增益只有约100倍（40dB），已经明显拉低反馈深度。仿真曲线上看到截止频率附近出现了大约0.8dB的鼓包，-3dB点右移了几百赫兹，高频段滚降也提前变缓。这就是典型的GBW不足导致的Q值增强现象。

用一个比喻来解释：Sallen-Key拓扑里运放相当于把输出信号的一部分抽回来“拉”住RC网络，运放带宽不够，反馈力度失真，网络就会在某些频率上“多振了一下”，于是出现了不该有的峰值。

4.5 阶跃响应和稳定性

AC分析看的是频域，还得看时域。给滤波器输入一个10kHz方波，观察输出波形。理论上Butterworth响应对应Q=0.707，阶跃响应的过冲大约是4.3%，这是设计特性，不是缺陷。仿真中看到输出波形在上升沿有一个轻微的超调然后迅速收敛，没有持续振铃，说明滤波器工作在稳定状态。如果出现过冲超过10%或者波形尾部振荡不停，那就是Q值过高，需要查电阻比例和运放带宽。

瞬态仿真还可以帮我们检查运放是否饱和。输入信号加到±1V，输出峰值应该在±1V附近，如果波形顶部被削平，说明供电电压不够或者输入信号幅度过大，需要降低输入幅度或者提高供电。

5. 实物调试与实测数据对比

5.1 测试平台搭建

仿真通过之后我把原理图转成PCB，手工焊接了一块测试板。测试设备很常规：一个函数信号发生器（可以扫频输出正弦波），一台双通道示波器，一台±12V的双路直流电源。

测量方法上有个提高精度的技巧：信号发生器的输出幅度在不同频率上会有起伏，如果只测Vout的绝对值，会把信号源自身的频率特性也测进去。正确的做法是示波器两个通道分别测Vin和Vout，用示波器的Math功能做通道A/B运算，直接读出增益，这样信号源的输出波动就被抵消掉了。

5.2 逐点扫频实测

实测时信号源输出100mVpp正弦波，从1kHz开始，按1、2、5的步进往上扫。每个频点等待示波器读数稳定后记录增益，重点测1k、5k、8k、10k、12k、15k、20k、30k、50k、100k这几个点。测量到截止频率附近时步进加密，因为曲线斜率最大，需要更密的数据才能拟合出准确的-3dB点。

5.3 实测数据与理论值对比

整理一组典型的实测数据：

从数据看，实测曲线和理论曲线整体趋势一致，误差随频率升高逐渐增大，主要来源有三个：元件容差（尤其电容5%公差）、示波器探头在100kHz附近的轻微增益误差、以及TL072在100kHz处的开环增益已降到约30倍，反馈深度下降导致滚降略微加快。整体误差在100kHz以内不超过1.5dB，对工程应用完全够用。

5.4 调试中遇到的实际问题

焊完第一块板子时测出的10kHz增益只有-3.8dB，比理论值偏低了接近0.8dB。排查发现是C2焊成了15nF的电容，手边元件盒里10nF不够，顺手拿了一个“看起来差不多”的替代品，结果容量差了一半。换回10nF C0G之后，实测数据立刻回到正常偏差范围内。

还有一个现象：测量到几十kHz时数据开始跳动，幅度不稳定。这是信号发生器输出幅度在高频段起落和示波器垂直档位切换耦合在一起造成的测量误差，不是滤波器本身的问题。把信号发生器输出幅度恒定在100mVpp，示波器固定用50mV/div档位，只调整时基，数据就稳定了。

6. 常见问题速查与经验总结

6.1 问题速查表

做完整个项目，把过程中遇到和预判到的问题整理成一张速查表，复制给项目组其他人用：

6.2 几条实操心得

做这个项目最大的感触是：仿真和理论算得再漂亮，实物一焊上去就会冒出各种“合理的意外”。电容实物标称10nF，实测可能只有9.3nF；信号发生器在10kHz输出100mVpp，到了100kHz可能只剩92mVpp；示波器探头没校准，10x档的实际衰减比可能不是严格的10倍。这些误差单独看不致命，叠加起来就会让实测数据和仿真对不上。

建议动手前先把测试链路的误差来源梳理一遍，比如信号源的频率响应数据、探头校准状态、示波器Math功能的精度，这会省掉大量“是不是电路坏了”的无谓排查时间。

另外，PCB布局对滤波器的影响在kΩ级别的阻值下其实没有想象中大，但良好的布局习惯能避免很多潜在问题。反馈路径尽量短、地回路尽量清晰、去耦电容尽量靠近电源引脚，这三条做好了，滤波器就成功了一大半。

6.3 这个电路还能怎么扩展

这个电路稍微改动就能适配更多场景。把R1、R2按比例增大，截止频率会降低，比如要把截止频率降到3.3kHz，R换成3.4kΩ左右即可，元件值和PCB都通用。把两级同样的滤波器串联，就能得到一个四阶低通，滚降斜率变成-80dB/dec，用于ADC抗混叠会更扎实。如果想做成可调截止频率，把R1、R2换成电位器，或者用数字电位器，就能实现在线调谐。

最后分享一个调试小技巧：实测幅频响应时，调整信号发生器频率的同时盯住示波器的Lissajous图形，可以很直观地看到相位变化。在截止频率附近，输入输出波形从同相逐渐过渡到90°相位差，再继续升高到180°反相，这个变化过程比读数值更直观，也可以用来判断滤波器是否工作在预期状态。