龙芯CPU设计课程进中学：从指令集到流水线，拆解芯片设计全流程

“芯”课堂开课！龙芯CPU设计课程走进江苏省扬州中学

这些年国产芯片话题热度一直不减，但大多数人聊的其实还是“我们能不能造出来”，很少有机会真正走进一颗CPU的内部，看看指令集、流水线、访存机制这些概念到底是怎么一回事。而这次龙芯CPU设计课程走进江苏省扬州中学，我觉得是一个特别值得聊的信号——它不是在讲芯片有多重要，而是直接把“设计一颗CPU”这件事，变成了一堂中学生能听懂、能上手、能动手实践的课。这篇文章我想从课程内容本身出发，拆一拆它到底讲什么、怎么讲、为什么这么设计，也聊聊这类课程对中学生的真实意义，以及如果想自己进一步深入学习，可以沿着什么路径走。

1. 内容整体设计与思路拆解

先说说我对这门课程的第一印象。龙芯这套课程不是那种“请个专家来讲讲芯片发展史”的科普讲座，它有自己的体系，整个设计思路明显是奔着“让学生真正理解CPU核心原理”去的。从公开信息来看，课程覆盖了从指令系统到处理器微架构，再到SoC设计验证的完整链条，相当于把一个本科生阶段的核心内容，用适合中学生认知水平的方式重新组织了一遍。

这里面的关键设计逻辑，我觉得主要有三层。

第一层，是从“黑盒”到“白盒”的认知转变。绝大多数人接触计算机，用的是操作系统、应用程序，CPU在用户眼里就是一个抽象的“算力盒子”。而这门课的第一步，就是把这个盒子打开，让学生从逻辑层看到CPU内部有哪些部件、指令是怎么流动的、数据是怎么存储的。这个转变非常重要，因为只有看到内部结构，才能真正确立“计算机系统是可以被完整理解的”这一信念。

第二层，是用RISC指令系统作为切入点，降低理解门槛。业界讲CPU设计，经常提到x86、ARM、RISC-V。龙芯采用的是自研的LoongArch指令集，但从教学角度看，它本质上是一个简洁、规整的RISC风格指令系统，非常适合用来讲清楚“指令是怎么编码的、寄存器是怎么用的、数据通路是怎么搭的”这些基础问题。相比复杂指令集，RISC的指令格式更统一，每条指令的长度固定、字段位置固定，学生理解起来要轻松得多。

第三层，是把设计和验证结合起来，强调“工程闭环”。很多科普内容讲CPU，讲到数据通路、流水线就停了，好像设计完就算完事。但真正的工程实践里，设计完不等于能用，必须经过仿真验证、测试调试。龙芯这门课从内容设置上看，是把设计验证这个环节也纳入了，会让学生认识到：CPU设计不是画画框图，而是一套严谨的工程流程。这种“完整闭环”的教育思路，我觉得比单纯讲几个概念要有价值得多。

所以整体来看，这门课程的设计思路可以概括为：以RISC指令系统为线索，以处理器微架构设计为核心，以设计验证为闭环，用适合中学生的方式，把CPU设计从“神秘黑盒”变成“可理解的系统”。“知其然，更知其所以然”，这句话用在这里非常合适——学生学的不是结论，而是得出结论的方法。

2. 核心细节解析与实操要点

2.1 指令系统：CPU与人沟通的“约定语言”

讲CPU设计，第一个绕不开的概念就是指令系统。我经常用一个类比：指令系统就像是CPU和软件之间签订的“合同”，双方都严格按这个约定来工作。软件说“把寄存器R1和R2的值相加，存到R3”，CPU就必须按照约定的二进制编码，去完成对应的操作。

在龙芯的课程里，指令系统的讲解会从几个角度展开。一个是指令格式，即一条指令在二进制层面怎么组织，比如操作码占哪几位、寄存器编号占哪几位、立即数怎么编码。另一个是指令类型，包括算术运算类、访存类、分支跳转类等。还有一个是指令编码规则，即不同指令怎么用统一的格式表示。

以RISC风格指令为例，典型的指令格式大概长这样：

31 25 24 20 19 15 14 10 9 0 +-------------+-------------+-------------+-------------+---------------+ | opcode | rj | rk | rd | immediate | +-------------+-------------+-------------+-------------+---------------+

稍微解释一下：opcode是操作码，决定这条指令做什么；rj、rk、rd是寄存器编号，分别指定源操作数和目的操作数；immediate字段放立即数。这种规整的编码方式，让学生在分析指令行为时，只需要按固定位置拆字段即可，不需要处理复杂的变长格式。

课程中很可能会让学生做这样一件事：给定一条指令的机器码，对照指令格式表，手动解析出它是什么操作、操作哪些寄存器。这个练习看似简单，但对理解“软件和硬件如何通过二进制交互”极有帮助。一旦做过几次这样的解析，学生再看“CPU执行指令”这个说法，脑海里浮现的就不再是抽象的句子，而是一幅具体的数据流动画面。

2.2 数据通路：CPU内部的高速公路网络

有了指令系统这个“约定”，接下来就要看CPU内部是怎么把指令一步步执行完成的。这就是数据通路的核心内容。数据通路，简单说就是CPU内部各个功能模块之间连接起来、协同完成指令执行的路径网络。

在龙芯课程里，数据通路的讲解通常会围绕几个关键模块展开。一个是指令存储器，存放程序指令；一个是寄存器堆，提供高速数据存储；一个是算术逻辑单元ALU，完成加减与逻辑运算；还有一个是控制单元，根据指令生成控制信号，引导数据流向。

学习数据通路时，有一个特别关键的概念叫“单周期数据通路”。意思是：在理想情况下，一条指令在一个时钟周期内完成取指、译码、执行、访存、写回全部步骤。为了支持这个流程，数据通路需要精心设计，保证数据能够依次流过各个模块。

比如一条加法指令“ADD R3, R1, R2”的执行过程大致是：

1. PC寄存器给出指令地址，从指令存储器取出指令；
2. 指令被送到译码逻辑，解析出操作码和寄存器编号；
3. 寄存器堆根据编号读出R1、R2的值；
4. ALU对读出的两个值执行加法运算，得到结果；
5. 结果写回寄存器堆的R3。

这个过程，课程中很可能会要求学生在纸上画出来，或者在仿真环境里一步步搭建起来。这种“慢动作回放”式的学习，能帮助学生真正建立起CPU执行指令的空间和时间概念。等以后接触到更复杂的流水线结构时，也能清楚地知道每条指令在每个阶段到底做了什么事。

2.3 流水线设计：让CPU“并行起来”

讲完单周期数据通路，下一步就是流水线。这个知识点在CPU设计中非常核心，也是很多初学者觉得抽象的地方。我的理解方式是把它类比成工厂流水线：一条指令的执行拆分到不同阶段，每个阶段对应不同硬件，就像不同工人各管一道工序。第一条指令还没完全结束，第二条指令就可以进入最初的阶段，于是多个指令在不同阶段同时推进，整体吞吐率大幅提升。

经典的经典五级流水线分为：取指IF、译码ID、执行EX、访存MEM、写回WB。龙芯课程中大概率会讲到这个模型，并引入一个非常重要的概念——流水线冒险。冒险主要分三类：

• 结构冒险：硬件资源冲突，比如指令存储器和数据存储器共用一个端口，导致某个周期无法同时满足取指和访存的需求；
• 数据冒险：后续指令依赖前面指令的计算结果，但结果还没写回寄存器，比如连续的加法指令后面马上用到前面指令的结果；
• 控制冒险：分支指令会改变PC值，但分支判断在流水线后期才完成，导致预取的后续指令可能是错的。

针对这些冒险，课程会介绍常见的解决办法。数据冒险可以通过前递（或称旁路）来解决，即把前面阶段已经算出的结果直接转发给需要它的执行阶段，不必等写回。控制冒险可以通过分支预测、延迟槽或者暂停流水线来处理。结构冒险则往往通过分离指令存储器和数据存储器、增加硬件端口等方式规避。

学习流水线，关键不在于背概念，而在于能自己画出“多条指令在不同时钟周期处于哪个阶段”的时序图。我曾经带朋友做过一个练习：随便给几条指令，用表格逐周期标出它们分别处于哪一级。做了三五遍之后，流水线的基本思想基本就刻在脑子里了。

2.4 存储与I/O：CPU如何“记住”和“交流”

CPU不能只靠寄存器工作，它还需要更大的存储空间来存放程序和数据，也要和外设打交道。这就涉及存储层次和I/O接口的内容。龙芯课程在讲这部分时，会围绕几个核心问题展开：存储器和CPU怎么连接、Cache在存储系统中扮演什么角色、外设通过什么方式与CPU通信。

存储器与CPU的连接是一个很典型的计算机组成原理问题。从硬件角度看，CPU通过地址总线、数据总线和控制总线与存储器交互。地址总线决定CPU能访问多少存储单元，数据总线决定一次能传输多少位数据。这里有一个需要动手算一算的典型练习：给定地址总线宽度和数据总线宽度，计算CPU的最大寻址空间。比如一个CPU有32根地址线，每根地址线对应一个二进制位，那么它的最大寻址空间就是2的32次方个存储单元，如果按字节编址，最大能访问4GB空间。

Cache这个概念，很多时候可以用一个生活化的场景来解释：你常用的工具如果放在手边，拿取速度就很快；不常用的放到仓库里，用时再去取。CPU寄存器就相当于你的口袋，Cache相当于工作台，主存相当于仓库，硬盘相当于更远的库房。CPU优先从高速小容量的Cache中取数据，Cache没命中才去主存查找，再没命中才去硬盘，以此缓解CPU和主存之间的速度差距。

I/O部分则会涉及两种典型的控制方式，即程序查询方式和中断方式。程序查询方式下，CPU不断主动检查外设状态，像是一个人在不停地查看信箱有没有新邮件；中断方式则是外设主动“喊”CPU，告诉你数据已经准备好，可以来取了。两者各有适用场景，课程里一般会通过具体例子让学生理解各自的优缺点。

2.5 设计验证：一块芯片的“体检报告”

设计完CPU逻辑，并不能直接流片，还要进行严格的验证。这是龙芯课程很有特色的一环，也是许多初学计算机体系结构的人容易忽略的一环。验证的目标，通俗讲就是确认“设计出来的电路行为，和规格说明书描述的一致”。

课程中常用的手段是逻辑仿真。学生可以在Verilog或相关仿真工具中编写测试激励，输入一组已知的指令和数据，观察CPU各信号输出是否符合预期。比如给出一段计算1到10求和的汇编代码，运行仿真，最后检查寄存器结果是否为55。如果结果不对，就需要反向追踪，定位是哪一级数据通路、哪个控制信号出了问题。

这里有个很重要的工程习惯，叫“分步验证”：不要等到整个CPU全部写完才去跑仿真，而是每完成一个模块，就立刻写对应的测试用例验证它。比如实现完ALU，就测试加减法和逻辑运算；实现完寄存器堆，就测试读写行为；实现完一个指令，就测试该指令的全部边界情况。这样定位问题时，范围被限制在一个很小的模块内，调试难度会大大降低。

这种“设计与验证并重”的工程方法论，不仅适用于CPU设计，放到任何硬件开发、软件开发项目中都是通用的。我觉得这是课程能带给学生的最宝贵思维方式之一。

3. 实操过程与核心环节实现

3.1 从零开始设计最小CPU系统

这部分，我想描述一条比较典型的学习实操路线，方便有兴趣的朋友参考。龙芯课程的具体实验项目可能因课时而调整，但一套完整的CPU设计入门实践，通常会包含以下几个环节。

首先是搭建最小CPU系统。目标是设计一个能执行几条基础指令的单周期CPU。会用到的核心模块包括：

• PC寄存器（程序计数器），保存当前指令地址，每执行完一条指令后自动更新；
• 指令存储器ROM，预先把测试程序写到里面；
• 寄存器堆，提供32个通用寄存器；
• ALU，完成算术与逻辑运算；
• 控制单元，根据指令操作码生成各模块控制信号；
• 数据存储器RAM，用于执行访存类指令。

把这些模块用Verilog表示，并通过仿真工具验证，是相当标准的入门流程。工具方面，常用的组合是Icarus Verilog做仿真，GTKWave查看波形。这两个工具都是开源免费的，对课堂场景非常友好。如果学生具备一定编程基础，也可以直接用Verilog编写、编译、仿真，逐步迭代到能跑通一段简单测试程序。

我强烈建议初学者养成“先画数据通路图，再写代码”的习惯。拿到一个指令系统，第一件事不是打开编辑器，而是在纸上画出PC、指令存储器、寄存器堆、ALU、数据存储器之间的关系，标清楚每条指令的数据流向和控制信号。这一步做完，后面的代码基本就是把图画成文字。

3.2 指令集与汇编程序的编写调试

要验证CPU设计，总得有测试程序。课程中会围绕龙芯的指令系统，让学生编写简单的汇编代码。这里需要掌握的，包括寄存器使用规则、立即数表示、跳转指令的目标地址计算等。

举一个非常典型的例子：用指令实现循环累加。汇编代码的骨架可以写成这样（示意，具体语法以课程提供的指令系统为准）：

li t0, 0 # 累加结果清零 li t1, 1 # 循环变量从1开始 li t2, 10 # 循环上限 loop: add t0, t0, t1 # 累加 addi t1, t1, 1 # 循环变量自增 blt t1, t2, loop # 如果t1 < t2，则跳回loop

这段程序的执行结果，是将1到10累加，最终t0的值应为55。通过仿真运行这段程序，观察t0寄存器的变化，就能验证CPU的算术指令、立即数指令、分支指令是否都正确工作。如果某项结果不对，再结合波形图，逐条对比预期行为，定位到具体是哪条指令的哪个逻辑实现出了问题。

写汇编程序本身也是一个很好的学习过程。它让学生体会到，CPU实际上是一个非常“笨”但非常快的执行者，你告诉它什么，它就精确做什么，前提是“话”要说得绝对清楚。这种对执行模型的理解，是后续学习编译原理、操作系统、体系结构的重要基础。

3.3 验证环境的搭建与仿真调试

仿真调试在各种课程实验里都是重头戏。这里我分享一个我自己觉得非常实用的调试方法论：先准备一个“最小验证清单”，然后逐步扩大规模。

最小验证清单，是为了在发现错误时能最快缩小范围。你可以先把指令集拆成几组：

• 算术逻辑指令组：ADD、SUB、AND、OR、XOR等；
• 立即数指令组：ADDI、ANDI等；
• 访存指令组：LOAD、STORE；
• 分支跳转指令组：BEQ、BNE、JAL等。

每组挑一两条代表性指令，构造测试程序。每组都通过了，再组合成完整程序。这样每次跑仿真，出问题的时候，问题多半就在刚加入的那个功能模块。这比一口气写一个复杂程序、跑出来全错时大海捞针要高效得多。

另外，强烈建议用好波形图工具。仿真结果不只是一堆“通过”“不通过”的断言，更重要的是看信号随时间的变化。比如PC是否按预期递增、控制信号是否在正确的时钟沿生效、写回数据是否出现在正确的端口。这些细节在波形里一目了然。

3.4 微架构进阶与性能探索

完成单周期CPU之后，课程通常还会延伸到流水线CPU。流水线实现比单周期复杂不少，不仅要拆分五个阶段，还要为每个阶段之间添加流水线寄存器。以前文提到的累加程序为例，在单周期实现里，分支跳转没问题；但到了流水线实现，就要处理分支指令对后续预取指令的影响，需要插入流水线气泡或者采用分支预测。

进阶实验的例子可以是：实现一个五级流水线CPU，支持若干条基础指令，并能正确处理数据冒险和控制冒险。实现完成后，可以跑一个循环累加程序，比较单周期CPU和流水线CPU在“每条指令平均时钟周期数”上的差异。理论上，流水线能把理想CPI降到接近1，但由于冒险和分支惩罚，实际会略高。通过这个对比实验，学生对“流水线为什么快”“快到什么程度”“代价是什么”会有直观感受。

4. 常见问题与排查技巧实录

4.1 仿真结果不一致，如何定位问题

这是最常遇到的情况。程序集写对了，仿真结果却差一个数字，或者寄存器完全不对。我的建议是不要直接改代码，而是用“分步检查法”。第一步，检查指令是否被正确取指，PC是否按预期运行，有没有跳到错误的地址。第二步，检查指令译码结果，控制信号是否和预期一致。第三步，检查ALU计算过程，输入和输出是否匹配。第四步，检查寄存器堆写入，使能信号和数据是否在正确的时间到达。

曾有一位入门者在调试时发现加法运算结果始终是0，检查了很久，最终发现是ALU的输入端口在代码里接反了。这类问题，单看代码不太容易发现，但看波形信号就能够一眼看出来——输入和输出关系一目了然。所以我的建议是，遇到问题先开波形，先别急着改代码。

4.2 汇编程序分支地址不会算

分支跳转指令的目标地址计算，是令不少初学者困惑的地方。不同指令集对分支偏移的编码方式不一样，有的以字节为单位，有的以指令条数为单位，有的基准地址是当前PC值，有的则是下一条指令地址。在龙芯的指令系统课程里，教材一般会给出明确规则，但学生还是容易算错。

一个很实用的排查方法，是手写一张“指令地址对照表”：把汇编代码逐条展开成机器码，标清每条指令在内存中的地址。然后再看分支指令的立即数字段，手动计算出目标地址，和仿真波形对比。只要这个步骤能对上，那分支逻辑一般是没问题的。这个技能对阅读真实机器代码也很有帮助。

4.3 数据冒险处理不彻底

流水线CPU里，数据冒险是高频问题。常见错误是：明明做了前递，结果还是不对。原因往往在于前递路径覆盖不全。比如有的冒险发生在访存阶段和写回阶段之间，有的发生在执行阶段和访存阶段之间，不同位置需要不同的前递逻辑。写代码时只处理了一部分，另一部分漏掉了。

排查方法是构造专门的冒险测试程序。比如连续三条指令，第二条使用第一条的结果，第三条再使用第二条的结果，让冒险在流水线不同位置都发生。逐一查看每一条指令在各时钟周期取到的操作数，是从寄存器堆读出的旧值，还是从前递路径得到的新值，很快就能找到漏掉的路径。

4.4 工具链安装与版本问题

这部分主要针对学生自己回家尝试的情况。开源工具链安装过程中，比较容易踩到的坑是版本不兼容。建议不要追求最新版本，选择教材配套的版本组合，往往能省去很多麻烦。另外，如果使用图形化界面工具，环境变量配置要仔细，否则会出现仿真命令找不到、波形文件打不开的情况。

对于完全零基础的同学，我更推荐先跟着课程课堂环境操作一遍，把基本流程跑通，再回家自己折腾。课堂环境经过老师调试，通常已经处于“开箱即用”状态。自己装环境第一次遇到问题往往不是代码问题，而是环境问题，这时候可以先搜索错误信息，看看是否是已知的配置问题。

4.5 常见问题速查表

我把实践中最常遇到问题的排查方向整理成一张表，方便对照查询：

这张表只是一个起点，实际调试中还会遇到更多细微的问题。但只要保持“逐级缩小范围”的思路，任何再诡异的问题都能被一步步定位到根因。

5. 如何把课程内容延伸到更广阔的芯片世界

对于在课堂上被点燃了好奇心的同学，课程结束才是真正的开始。我从自己的经验出发，梳理几条比较推荐的进阶路径，供感兴趣的朋友参考。

第一条路径，是把CPU设计实验继续做大。可以尝试在现有CPU基础上扩展指令集、增加中断支持、加入简单的Cache控制器。这个过程会自然遇到很多体系结构领域的新问题，每解决一个，对CPU的理解就深一层。进阶实验做完之后，还可以尝试接入一个开源SoC平台，把自己设计的CPU作为软核嵌入系统，跑一个简单的裸机程序，那感觉会非常不一样。

第二条路径，是往底层数字电路方向深入。CPU设计的根基是数字逻辑，如果对触发器、组合逻辑、有限状态机掌握不够扎实，后面设计复杂模块会非常吃力。可以辅修数字电路设计课程，或者在仿真工具里手搭一些基础模块，比如加法器、乘法器、计数器。底层根基牢了，再看指令流水线、Cache替换策略这些东西，会有一种豁然开朗的感觉。

第三条路径，是往软件栈方向拓展。CPU设计不是孤立的，它和编译器、操作系统紧密耦合。学完CPU之后，可以尝试研究一下编译器是怎么把高级语言转换为汇编指令的，操作系统是怎么管理进程、分配内存的。当你看到编译器生成的那条跳转指令，对应到CPU流水线中的控制冒险处理时，会有一种打通任督二脉的感觉。

还有一条路径，就是关注龙芯生态中的其他教育资源。龙芯这些年围绕芯片设计和应用，积累了不少面向高校和中小学的课程与实验平台。如果学校有条件，可以尝试申请相关实验设备，或者在开放社区里找到一些开源的教学项目。对于大众学习者来说，龙芯的B站账号、社区论坛、以及各类开源文档，都是非常宝贵的一手资料。

我的观点是，不要把这门课只当成“了解芯片”的窗口，而应当成理解整个计算机系统的一个入口。芯片设计背后涉及的指令集、微架构、存储层次、编译、操作系统等内容，构成了今天整个数字世界的核心逻辑。掌握了这套逻辑，未来无论是做硬件还是做软件，都会比别人多一条思考维度。

最后分享一个小技巧。学CPU设计这类内容，别只是看和听，一定要自己动手“做一遍里面的每一步”。哪怕是照着教程敲一遍代码、画一遍数据通路图、跑一遍仿真，都比看十遍的材料更有效。课程中如果发了实验手册，建议每一份都坚持做完，不要跳步骤。很多我当时觉得麻烦的环节，比如手画指令执行时序表、手工解析机器码，恰恰是后来理解复杂问题最快的一条路。

我个人的体验是，真正把一门课程内化成自己的东西，往往是在课后复盘实验、重写工程代码、向同学解释问题的那一刻。龙芯CPU设计课程走进中学，是一个绝佳的起点，但能走多远、看到多精彩的风景，最终取决于你是否愿意在这条路上持续走下去。