前阵子帮朋友调一块 12V 转 3.3V/6A 的板子，空载电压漂亮得挑不出毛病——3.302V，一挂上 4A 负载直接掉到 3.11V，波形上还叠了 40kHz 左右的振铃。换了一颗补偿电容，问题当场消失。这类事我遇过太多次：DC/DC 恒压输出这几个字，原理听起来平平无奇，真正的难点从来不在"能不能输出一个电压"，而在于"这个电压在各种负载、温度、输入波动下还能不能稳得住"。
恒压输出的实现路径其实就三块拼图：一个能感知输出偏差的反馈采样网络、一个能根据偏差调整占空比的控制器、一个能被占空比有效调制的功率级。三块拼图谁掉链子，输出都会飘。这篇文章会从反馈环路的物理本质讲起，把电压模式、峰值电流模式、迟滞控制三种架构的取舍讲清楚，然后把补偿网络的计算过程一步一步算给你看，再落到同步整流与异步整流的差异、布局上的隐形坑、实测调环的完整链路，最后说说它在 AC/DC 后级、多相供电、电池系统、电机驱动母线里的实际用法。不管你是刚上手的硬件新人，还是调板子调到半夜的老手，应该都能从里面捞到点能直接用的东西。
1. 恒压输出的本质：不是"电压不动"，而是"误差被吃掉"
1.1 三个不同的"恒"：静态精度、负载调整率与动态响应
很多人说"我这个电源很稳"，其实说的是三件完全不同的事。第一件是静态精度，也就是空载或者额定负载下，输出电压和设计值的偏差，主要取决于基准源精度、分压电阻容差和误差放大器的失调。第二件是负载调整率，从空载到满载，输出电压变了多少，这个指标考验的是环路直流增益够不够高。第三件是动态响应，负载电流在几十微秒里从 1A 跳到 5A，输出电压瞬间跌多少、多久能恢复，这个考验的是环路带宽和相位裕度。
这三件事经常互相打架。把环路带宽做高，动态响应就好，但噪声敏感度和稳定性风险同步上升；把直流增益做高，负载调整率就漂亮，但积分器的低频极点位置会直接影响启动时间和瞬态恢复速度。所以设计恒压环路的第一件事，是先明确你这块板子到底最在意哪个指标。工业控制板通常最在意负载调整率和温漂，消费类快充头最在意动态响应和体积，而给 ADC 做参考的辅助电源，静态精度和纹波才是命门。
1.2 反馈环路的五个环节，缺一不可
把恒压环路拆开，永远是这五个环节首尾相连：
- 采样网络：通常是两个电阻分压，把输出电压按比例缩到一个和基准可比的电平。
- 基准源：提供一个与温度、输入电压基本无关的参考电平，常见的是 0.6V、0.8V、1.2V 这几档。
- 误差放大器：把采样值和基准值的差放大，输出一个控制电压。这一级通常还带着补偿网络，是整个环路的"大脑"。
- 调制器：把控制电压翻译成占空比。电压模式用锯齿波比较，电流模式用电流采样信号比较。
- 功率级：开关管加电感电容，按占空比把输入能量搬到输出。
这五个环节串起来，任何一个环节的增益、相位或者延迟出了问题，环路都会出问题。我见过一个案例：板子上分压电阻取值太大，采样节点阻抗到了几百千欧，开关节点一耦合噪声，误差放大器就把噪声当成真实偏差去纠，输出上出现几十毫伏的周期性抖动。换成分压电流 50µA 的取值，问题直接没了。这就是典型的采样网络环节掉链子。
1.3 开环为什么行不通：占空比和输入的纠缠
有人会想，我把占空比固定死在 27.5%，输入 12V 输出不就是 3.3V 了吗？理论上是，前提是输入永远精确等于 12V，负载永远精确等于设计值，电感的直流电阻和开关管的导通压降永远不变。现实里这四个条件一个都保证不了。
设输入从 12V 掉到 10.8V，固定占空比下输出直接变成 2.97V，掉了 10%。设负载从 1A 加到 6A，电感铜阻 20mΩ 加上下管的导通压降，输出又会掉一截。所以必须闭环：让占空比跟着输出走。闭环的代价是引入了稳定性问题——环路一旦相位裕度不够，输出就从"稳"变成"振"。整个补偿设计的本质，就是在"纠偏能力"和"不振荡"之间找一个平衡点。
2. 三种主流控制架构：电压模式、峰值电流模式与迟滞控制的取舍
2.1 电压模式：结构最直白，但被控对象是双极点
电压模式是最容易理解的架构：误差放大器输出一个直流控制电平，和芯片内部的锯齿波比较，交点位置决定占空比。控制电压升高，交点右移，占空比变大。
它的优点是抗噪声能力强——锯齿波幅度通常做到 1V 到 2V，控制信号要扰动到几十毫伏才会影响占空比；而且多路输出可以共用同一个锯齿波做交错的同步。缺点是功率级的传递函数里有 LC 带来的双极点，在谐振频率 f0 之后以 -40dB/dec 的斜率滚降，相位一口气掉 180°。也就是说，补偿网络必须提供至少两个零点把相位抬回来，否则相位裕度会非常难看。
LC 的双极点在 f0 = 1/(2π√(LC)) 处，同时会在 f0 附近产生一个品质因数 Q 引起的增益尖峰。Q 值越大，尖峰越高，相位穿越越快。负载越轻，Q 越高——这就是为什么很多电压模式电源在空载时振荡、带载反而正常。空载时电阻负载几乎不提供阻尼，Q 可以冲到 10 以上，尖峰能达到 20dB。
2.2 峰值电流模式：把电感变成受控电流源
峰值电流模式在电压环里面套了一个电流环：电感电流的采样信号直接和误差放大器的输出比较，达到阈值就关断主管。这样一来，电感从一个二阶环节被"驯服"成一个受控电流源，功率级的传递函数从双极点简化成一个单极点，极点位置约在 1/(2πR_load·C_out)。补偿一下子简单了很多，通常一个 Type II 就够了。
它还有个天然优势：逐周期限流。电感电流一旦碰到阈值就立刻关断，不需要额外的过流比较器就能实现很快的短路保护。另外因为输入电压变化会立刻反映在电感电流的上升斜率上，输入前馈是天然存在的，线性调整率通常比电压模式好。
代价有两个。第一是斜率补偿：当占空比超过 50%，电感电流在关断期间的下降斜率不足以把扰动衰减掉，会出现次谐波振荡——表现为开关频率一半的包络抖动，占空比一大一小交替。抑制办法是在电流采样信号上叠一个斜坡，经验规则是补偿斜坡的斜率 Se 要大于等于电感电流下降斜率 Sf 的一半：
Se ≥ 0.5 × Sf，其中 Sf = V_out / L（单位 V/s）
举个具体的例子：V_out = 3.3V，L = 2.2µH，Sf = 1.5V/µs。500kHz 开关频率下周期是 2µs，如果 Se 取 0.75V/µs，等效斜坡幅度就是 1.5V。很多芯片内部就带好了这个斜坡，但你选了高压差、大占空比的工况时，一定要翻数据手册确认内部补偿量够不够，不够就得额外加。
第二个代价是噪声敏感。电流采样信号幅度小，开关节点一耦合，比较器就可能提前翻转，出现占空比抖动。所以电流模式对布局的要求比电压模式更苛刻，采样走线必须紧贴、必须开尔文。
2.3 迟滞与恒定导通时间：瞬态最快，但频率在飘
迟滞控制（也叫纹波控制）干脆不用误差放大器做积分，而是设一个比较窗口：输出电压碰到上限就关断，碰到下限就开通。它的瞬态响应快得离谱——负载一跳，输出只要变化超过窗口立刻触发动作，没有环路延迟。恒定导通时间（COT）是它的改良版，主管固定导通一段时间，关断时间由输出跌到阈值决定，省掉了比较器抖动带来的频率剧变。
问题是频率不固定。输入电压、负载、输出纹波都会影响关断时间，所以开关频率会在一个范围里浮动，EMI 滤波器的设计会变麻烦。更麻烦的是它对输出纹波有依赖：如果用陶瓷电容，ESR 纹波小得可怜，比较器可能被噪声反复触发，出现"脉冲簇发"。解决办法是在反馈节点注入一个和电感电流同相的小斜坡，或者用芯片内置的纹波注入功能。近几年的很多小封装 DCDC 用 COT 加注入斜坡，既保住了瞬态，又把频率的抖动收窄了不少。
2.4 三种架构横向对比
| 维度 | 电压模式 | 峰值电流模式 | 迟滞/COT |
|---|---|---|---|
| 功率级特性 | 双极点 + ESR 零点 | 单极点 + ESR 零点 | 纹波决定 |
| 补偿难度 | 高，需 Type III | 中，通常 Type II | 低，靠纹波注入 |
| 瞬态响应 | 中 | 中 | 最快 |
| 逐周期限流 | 需要额外比较器 | 天然具备 | 需要额外比较器 |
| 抗噪声 | 强 | 弱 | 中 |
| 开关频率 | 固定 | 固定 | 浮动/伪固定 |
| 多相并联 | 容易 | 较容易 | 较难 |
| 轻载效率 | 一般 | 一般 | 好（天然降频） |
选型上我的一般建议是：输出电流小于 3A、对瞬态没极致要求，电流模式最省心；多相大电流 CPU 供电，电流模式是主流；对瞬态极为敏感的负载（比如射频功放的脉冲供电），COT 值得考虑。电压模式现在更多出现在需要多路交错、或者对噪声极敏感的场合。
3. 补偿网络不是玄学：从功率级传递函数推 Type II/III 的参数
3.1 先看清被控对象：Buck 功率级的三个关键特征
设计补偿之前，你必须知道自己在补什么。以电压模式的 Buck 为例，控制到输出的传递函数有三个关键特征：
- 直流增益：等于输入电压 Vin。20log(12) ≈ 21.6dB。输入越高，直流增益越高。
- 双极点：位于 f0 = 1/(2π√(LC))，之后滚降 -40dB/dec。用陶瓷电容时，这个极点通常在十几到几十千赫。
- ESR 零点：位于 f_esr = 1/(2πR_esr·C_out)。电解电容时代这个零点往往在几千赫，能帮忙抬相位；陶瓷电容 ESR 只有几毫欧，零点被推到几兆赫，等于没有。
我用一组实际参数算一遍，让你感受一下数量级。Vin = 12V，Vout = 3.3V，Iout = 6A，fsw = 500kHz，L = 2.2µH，输出用两颗 22µF 陶瓷电容并联，ESR 各 2mΩ。
import math Vin, Vout, Iout = 12, 3.3, 6 fsw = 500e3 L = 2.2e-6 C = 44e-6 # 两颗 22uF 并联 Rc = 1e-3 # 并联后等效 ESR Rload = Vout / Iout f0 = 1 / (2 * math.pi * math.sqrt(L * C)) Q = Rload * math.sqrt(C / L) f_esr = 1 / (2 * math.pi * Rc * C) print(f"LC 双极点 f0 = {f0/1e3:.1f} kHz") print(f"品质因数 Q = {Q:.2f}") print(f"ESR 零点 = {f_esr/1e3:.0f} kHz")跑出来 f0 ≈ 16.2kHz，Q ≈ 2.46，ESR 零点在 3.6MHz。注意最后这个数字——ESR 零点高到离谱，意味着它能提供的相位帮助等于零，输入的 -40dB/dec 斜率和 180° 相位跌落得靠补偿器自己扛。这就是陶瓷电容输出为什么比电解电容难补的根本原因。
3.2 穿越频率与相位裕度：留多少才睡得着
穿越频率 fc 是环路增益降到 0dB 的频率，它大致决定了环路的响应速度。经验上取开关频率的 1/10 到 1/5，我一般从 fsw/10 起步。500kHz 的系统就从 50kHz 开始试。取值太高会踩到开关纹波和采样延迟，太低则瞬态恢复慢。
相位裕度是 fc 处环路总相位和 -180° 的差值。45° 是能稳定工作的底线，60° 是比较舒服的位置，90° 就过于保守、响应变慢。增益裕度指相位穿过 -180° 时环路增益低于 0dB 的量，一般要求 10dB 以上。
| 指标 | 建议值 | 低于建议值的表现 |
|---|---|---|
| 穿越频率 fc | fsw/10 ~ fsw/5 | 瞬态恢复慢、负载调整率差 |
| 相位裕度 | 45° ~ 60° | 阶跃响应持续振铃、轻载振荡 |
| 增益裕度 | ≥ 10dB | 特定负载点突发振荡 |
| 低频增益 | ≥ 60dB（负载调整率要求高时） | 满载压降明显 |
3.3 Type II 与 Type III 的适用边界
Type II 补偿器提供一个零点、一个高频极点（外加一个原点极点），相位最多能抬回 90°。它适合被控对象本身只差一级相位的情况，典型就是电流模式的单极点半平面。零点一般放在功率级极点附近或者略低，高频极点放在开关频率的一半左右，用来压掉开关噪声。
Type III 提供两个零点、两个高频极点，相位最多能抬回 180°，专门对付电压模式的 LC 双极点。用陶瓷电容输出时基本只能选 Type III：两个零点放在 f0 附近（比如一个在 0.7·f0，一个在 1.3·f0），把双极点造成的相位跌落补齐；高频极点一个放在 ESR 零点位置（如果 ESR 零点存在），另一个放在 fsw/2 压噪声。
| 场景 | 推荐补偿 | 零点摆放 | 极点摆放 |
|---|---|---|---|
| 电流模式 + 电解电容 | Type II | 输出极点附近 | ESR 零点 / fsw/2 |
| 电流模式 + 陶瓷电容 | Type II | 输出极点附近 | fsw/2 |
| 电压模式 + 电解电容 | Type II 或 III | f0 附近 | ESR 零点作高频极点 |
| 电压模式 + 陶瓷电容 | Type III | f0 两侧各一个 | fsw/2 + 可选的前馈极点 |
3.4 一次完整的手算示例（12V 到 3.3V/6A）
接着上面那组参数。目标 fc = 50kHz。先算环路在 50kHz 处的开环增益。
功率级在 50kHz 处的归一化幅度：fc/f0 = 50/16.2 = 3.09，平方后是 9.54，代入二阶环节的分母 |1 - 9.54 + j(3.09/2.46)| = |−8.54 + j1.26| ≈ 8.63。所以功率级增益是 12/8.63 = 1.39，约 2.9dB。
分压网络衰减比 H = Vref/Vout = 0.8/3.3 = 0.242，即 -12.3dB。调制器增益取锯齿波幅度 1V，即 0dB。那么在 50kHz 处，补偿器需要提供的增益就是：
import math Gp = 12 / 8.63 # 功率级在 fc 处的幅度 H = 0.8 / 3.3 # 反馈分压比 Vm = 1.0 # 锯齿波幅度 Gc_needed = 1 / (Gp * H / Vm) print(f"fc 处需要的补偿器增益 = {Gc_needed:.2f} ({20*math.log10(Gc_needed):.1f} dB)")算出来约 2.96，也就是 9.4dB。这个数字决定了补偿器的中频段增益水平。对于 Type III 结构，两个零点放在 16.2kHz 附近，中频段（零点到第一个高频极点之间）斜率是 +20dB/dec，所以补偿器在 fc 处的增益加上从 fz 到 fc 的斜率贡献，共同决定了整体的补偿器形态。
实际操作里我不会把公式算到底再焊板子，而是分三步走：先用公式定出零点极点的位置区间，用电位器或者多准备几组电容电阻，再靠负载阶跃波形微调。纸上算得再准，寄生参数也会把它带偏，最后的判据永远是波形。
4. 同步整流与异步整流：续流路径换了，环路行为也跟着变
4.1 续流路径的差异不止是效率
异步整流用一颗肖特基二极管做续流，同步整流用一颗下管 MOSFET 代替它。表面上看只是把 0.4V 左右的二极管压降换成 R_ds(on) × I 的导通压降，效率能高几个点。但对环路的影响远不止于此。
异步整流的续流路径是单向的：电感电流降到零，二极管自然截止，进入 DCM，没有反向电流的问题。同步整流的 MOS 是双向导通的，如果在轻载时下管还是照常开通，电感电流会从正穿到负，能量从输出倒灌回输入，效率反而下降。所以同步整流芯片必须带二极管仿真或者打嗝模式，在检测到电流过零时把下管关掉。
4.2 轻载下的 DCM、反向电流与打嗝
DCM（断续导通）和 CCM（连续导通）下功率级的传递函数是不一样的。CCM 下是标准的二阶系统，DCM 下会退化成单极点，并且直流增益和负载有关。这意味着如果一块板子在轻载时进入 DCM、重载时回到 CCM，同一套补偿参数要同时应付两种被控对象，难度会明显上升。
我遇到过一块用同步 Buck 的板子，空载电压偏高 80mV，带载正常。排查半天，原因是芯片的二极管仿真阈值设得太靠后，轻载时还有一部分反向电流在流动，输出被反复充放，平均值被抬高。把工作模式从强制 PWM 改成自动 PFM，问题消失。这个坑在数据手册里通常只有一个表格的脚注提到，很容易漏。
4.3 对恒压环路的实际影响与选型建议
| 维度 | 异步整流 | 同步整流 |
|---|---|---|
| 重载效率 | 低（二极管压降损耗） | 高 |
| 轻载效率 | 好（自然 DCM） | 依赖模式控制 |
| 反向电流 | 不存在 | 需要过零检测 |
| 功率级模型 | CCM/DCM 两套 | 需考虑强制 PWM 模式 |
| 死区时间 | 无 | 需要，且影响效率与 EMI |
| 成本与复杂度 | 低 | 高 |
选型上，输出电流大于 2A 基本都上同步整流，效率收益摆在那儿。但如果你做的是长期轻载、偶尔满载的应用，比如待机功耗敏感的计量设备，那要重点看芯片的轻载模式是不是够聪明，别只盯着满载效率曲线。
5. 采样、基准与布局：那些让环路"调不出来"的隐形坑
5.1 反馈分压电阻取值：10µA 还是 100µA
分压电阻决定了采样节点电流，进而决定了整个反馈网络的抗噪能力。取值太小，比如分压电流 500µA，虽然抗噪好，但满载时会白白吃掉 1.65mW（3.3V 输出），对低功耗应用是浪费。取值太大，比如 5µA，节点阻抗到 160kΩ，开关节点一耦合就直接把噪声送进误差放大器。
我的习惯是分压电流落在 20µA 到 100µA 之间。3.3V 输出、0.8V 基准的话，下分压电阻取 20kΩ（40µA），上分压电阻算出来 62.5kΩ，取 62kΩ 标准值。电阻精度至少 1%，要精度更高就用 0.1% 的薄膜电阻，温漂选 25ppm/°C 以内的。
顺带说一句：分压电阻的分压比误差会 1:1 传到输出上，所以别在这上面省钱。我见过用 5% 精度的碳膜电阻做分压，输出精度一开始就输在起跑线上。
5.2 前馈电容：一颗 22pF 救活相位裕度
在分压上电阻两端并一颗小电容（前馈电容 Cff），可以在环路里引入一个零点和一个极点，位置分别在：
- 零点 fz ≈ 1/(2π·R1·Cff)
- 极点 fp ≈ 1/(2π·(R1∥R2)·Cff)
对高阻分压网络来说，这个零点通常落在几十千赫，正好能补偿穿越频率附近的相位，同时零点之后增益上升，能提高高频段的抗扰能力——因为它让反馈网络对高频扰动的衰减变小，环路能更快响应。听起来反直觉，但确实有效。
要注意的是 Cff 会放大高频噪声增益，值不能太大。我一般从 10pF 到 100pF 试起，看负载阶跃的过冲有没有改善。如果加了之后纹波反而变大，说明噪声增益过头了，退回小一档。
5.3 输出精度预算：把误差掰开揉碎
恒压输出最终能到多准，取决于所有误差源的合成。我做精度预算时习惯列个表：
| 误差源 | 典型值 | 说明 |
|---|---|---|
| 基准初始精度 | ±0.5% ~ ±1% | 数据手册直接给 |
| 基准温漂 | ±0.5%（-40~85°C） | 看 ppm/°C 换算 |
| 分压电阻容差 | ±0.5% | 1% 电阻按最坏组合算 |
| 误差放大器失调 | ±0.3% | 通常是 mV 级，折算到输出 |
| 负载调整率 | ±0.5% | 由环路直流增益决定 |
| 线性调整率 | ±0.2% | 由输入前馈决定 |
| 输出纹波 | ±0.3% | 峰峰值的一半折算 |
这些误差按最坏情况线性相加，总体能到 ±3% 左右；按均方根合成大概在 ±1.5%。如果你的指标要求 ±2%，就得考虑换 0.1% 电阻、低漂移基准的芯片方案。别指望靠调补偿把精度调上去，补偿只管动态和稳定，静态精度是器件和拓扑决定的。
5.4 PCB 布局：开尔文采样、单点接地、远离开关节点
布局上的坑，我按被坑的频次排个序：
第一位是采样点从哪取。分压网络一定要从输出电容的焊盘上取电压，最好是输出电容的接地焊盘做基准点，用地线单独引回来。如果从电感的输出端取，你会把电感铜阻和走线阻抗的压降一起算进采样里，满载时输出偏低。
第二位是地平面分割。功率地和信号地必须在输出电容的负极单点汇合，不能各走各的。两者一旦存在电位差，采样信号就被污染了。
第三位是电流采样走线。电流模式的采样信号幅度通常只有几十毫伏，走线必须从采样电阻或下管源极开尔文引出，成对差分走，尽量短，下方不能有开关节点的走线穿过。
第四位是反馈走线远离 SW 节点。这条线是环路里最敏感的一条，一定要绕开电感、开关节点和自举电容。宁可绕远一点，也别从 SW 底下过。我吃过这个亏——一块板子怎么调都有一小段振铃，最后发现是反馈线从 SW 走线旁边穿过去了，挪了 3mm 立刻干净。
6. 实测调环全链路：从静态检查到负载阶跃波形判读
6.1 上电前的静态检查清单
不接电之前，我固定会做这几件事：
- 用万用表量输入和输出之间有没有短路，量输出对地阻值，正常应该在几百欧以上（取决于分压电阻和负载）。
- 确认电感的直流电阻和饱和电流，饱和电流至少是峰值电流的 1.3 倍。峰值电流 = Iout + ΔI/2，ΔI = (Vin - Vout) × D / (L × fsw)。
- 确认输出电容的耐压和有效容值。陶瓷电容在 3.3V 偏置下容值可能掉 20% 到 50%，按实际有效值算 f0 才准。
- 检查使能脚、软启动脚、补偿脚有没有焊错或者虚焊。
- 第一次上电一定用限流电源，限流值设在满载电流的 1.2 倍，别直接上大电源。
6.2 负载阶跃测试怎么做才有意义
负载阶跃是判断环路好坏最直接的手段。做法是用电子负载做 50% 到 100% 之间的电流跳变，边沿尽量陡（上升时间 1A/µs 以上），用示波器交流耦合看输出的过冲和恢复。
判读口诀我总结成四句话：
- 跌得深、回来的慢：穿越频率太低，或者环路直流增益不够，加零点、压低频。
- 过冲大、来回振好几个周期：相位裕度不足，把高频极点往后挪或者加大零点电容。
- 只有一个窄尖峰然后平稳：这是正常的，说明相位裕度在 50° 以上。
- 波形上叠着开关频率的毛刺：不是环路问题，是布局或探头引入的噪声，用短地线弹簧探头再测一次。
我给自己定的验收标准是：50% 到 100% 阶跃，跌落不超过输出电压的 5%，恢复时间在 100µs 以内，振铃不超过两个周期。这几条能满足，板子基本就能放心出货。
6.3 环路增益实测：注入法与伯德图
想看真正的相位裕度，得测环路增益。方法是把一个几十毫欧到几欧的小电阻串进反馈路径（或者用注入变压器串在反馈线上），用信号源注入一个扫频小信号（幅度控制在输出纹波以下，通常 10mV 到 50mV 峰峰），然后用双通道示波器的数学功能测 A 点和 B 点的比值和相位差，扫出伯德图。
有几个细节很容易翻车：注入幅度太大会让环路进入非线性区，测出来的相位不可信；注入点选在反馈分压和保护电路之间时要考虑直流偏置；扫频范围至少要覆盖 fc 的十分之一到十倍。第三方的小型环路分析仪省事很多，但要记得做隔离，不然注入信号会被接地回路吃掉。
测出来的 fc 和相位裕度如果和设计值差得远，第一件事是回头核对输出电容的实际容值，第二件事是核对分压电阻的真实阻值，第三件事是看补偿网络的电容是不是贴错了封装。我调过的板子里，至少三成的问题出在这三个"低级"点上。
6.4 常见异常速查表
| 现象 | 最可能的原因 | 排查动作 |
|---|---|---|
| 空载振荡、带载正常 | 轻载 Q 高、相位裕度不足 | 加大补偿零点、增加输出阻尼（RC 吸收） |
| 满载压降大 | 环路直流增益不够 | 检查误差放大器增益设置、分压是否太大 |
| 占空比一大一小交替 | 斜率补偿不足（D > 50%） | 提高补偿斜坡、增大电感、降低开关频率 |
| 上电打嗝 | 触发过流或过温保护 | 检查软启动电容、峰值电流设置 |
| 输出偏高且带载后正常 | 轻载反向电流、二极管仿真阈值 | 调整轻载工作模式 |
| 输出叠周期抖动 | 反馈走线耦合 SW 噪声 | 挪走线、加分压前馈电容 |
| 启动瞬间过冲 | 软启动太快、补偿器饱和 | 加大软启动电容、检查预偏置功能 |
7. 落地场景：从 AC/DC 后级稳压到电机驱动的母线供电
7.1 多级电源里的点负载稳压
典型的两级架构是前级 AC/DC 出一个 12V 或者 24V 的中间母线，后级在每颗芯片旁边放一个 Buck 做点负载（PoL）稳压，把母线降成 3.3V、1.8V、1.0V。这种架构的好处是母线走的是大电压小电流，铜损低，负载点各管各的，避免了长走线上的压降和耦合。
这里面恒压环路设计的重点是多路输出的相位交错。如果好几路 Buck 都用同一颗芯片的同一个时钟源，把相位错开 180° 或者 120°，输入电容上的纹波电流能显著降低，需要的输入电容容值可能少一半。代价是每路的补偿都要单独调，因为它们各自的负载和输出电容不同。
给 CPU 或 FPGA 供电时，还会遇到自适应电压定位的需求：满载时故意让输出比标称低一点点，这样负载阶跃时电压不会撞到芯片的下限。实现方式是在反馈网络里叠加一路正比于负载电流的小信号，本质上是给恒压环路加了一个"故意不准"的偏置。调这个的时候一定要注意：偏置量必须小于芯片允许的电压窗口，否则轻载时偏高、重载时偏低，两头都违规。
7.2 电池供电系统为什么要用 Buck-Boost 恒压
单节锂电池的电压范围在 3.0V 到 4.2V 之间。如果你的负载需要稳定的 3.3V，输入可能高于也可能低于输出，纯 Buck 或者纯 Boost 都覆盖不了全范围，这时候就需要 Buck-Boost 拓扑来维持恒压输出。
Buck-Boost 在输入和输出接近相等的时候最难受，因为要经历 Buck 和 Boost 两种工作模式的切换，切换瞬间环路增益和相位会突变，容易出现输出扰动。设计上要注意两点：一是穿越频率不能设太高，因为两种模式下的功率级特性不同，要取一个对两者都安全的折中；二是模式切换的阈值电压要有一定迟滞，避免在临界点反复横跳。
我给电池设备做设计时，一般会把穿越频率压到开关频率的 1/20 甚至更低，牺牲一点瞬态换稳定性。毕竟电池供电的负载通常是慢变的 MCU 和传感器，对瞬态的要求没那么苛刻。
7.3 母线和控制系统的联动：电源一脏，控制就飘
这条经验是我在做运动控制系统时踩出来的。无刷直流电机的驱动器需要从母线取电给三相桥臂供电，同时还要用一路 DCDC 降压出 15V 给栅极驱动、5V 给控制芯片、3.3V 给编码器和 ADC。母线电压随着电机加减速、换相、制动能量的回馈会剧烈波动，如果给控制部分的降压环路带宽不够，母线一抖，3.3V 跟着抖，ADC 的采样基准跟着飘，最终表现就是电流采样值出现周期性偏差，电机噪声变大。
更隐蔽的是反电动势过零检测这类依赖模拟采样的算法。过零点的判断精度直接受采样基准稳定度影响，基准抖 10mV，过零点就可能偏移若干个电角度，换相时刻跟着偏，效率掉、转矩脉动大。所以给这类系统做辅助电源时，环路带宽要留足，输出纹波要压到 10mV 以下，最好再用一颗低噪声 LDO 给模拟部分做后级滤波。
如果用舵机做执行器，情况类似：舵机在堵转或者快速换向时电流冲击很大，会把同一条母线拉低。给舵机供电的那路 DCDC 必须有足够的瞬态响应能力，软启动也要设好，避免上电时所有舵机同时动作把母线拉跨。
7.4 数字电源带来的额外可能
传统模拟 DCDC 的补偿网络焊死了就不能改。换成带 ADC 和 DSP 的数字电源控制器之后，补偿参数变成了寄存器里的系数，可以在线改。这带来几个实实在在的好处：一是同一套硬件可以适配不同的输出电容配置，改几个系数就行；二是可以根据负载电流动态切换补偿参数，重载用一套、轻载用另一套，兼顾两边；三是能实时上报输入电压、输出电流、温度这些遥测数据，做预测性维护。
代价是环路里多了一段采样和计算的延迟。ADC 采样、数字滤波、PWM 更新，加起来通常是一个到两个开关周期，这段延迟会吃掉相位裕度。所以数字电源的穿越频率一般要比同参数的模拟方案低 20% 到 30%，设计时把这段延迟当作固定的相位损失提前扣掉。
我个人在做项目时的选择是：小功率单路、成本敏感，老老实实用模拟芯片；多相大电流、需要遥测和在线调参，才上数字方案。数字方案的开发工作量比模拟大不少，参数整定也更依赖对模型的把握，不是所有场景都划算。
最后分享一个我反复验证过的小习惯：每次调环路，我都会先在纸上把 f0、ESR 零点、目标 fc 这三个频率写出来，再决定补偿器件的初值。手边准备几档电容——22pF、100pF、1nF、10nF 各几颗，几档电阻——1k、10k、100k 各几颗，用镊子换着试比焊来焊去快得多。真正让我少走弯路的，往往不是公式算得多准，而是把每次改动的波形截图存下来、在旁边标注改了什么。攒到二三十组记录之后，你再去调新板子，基本看一眼波形就知道该动哪个器件了。
