DC/DC恒压输出控制原理与环路补偿：24V转5V/5A实战

做电源这行十几年，被问得最多的一个问题是：为什么我的 DC/DC 板子空载测出来 5.01V 漂亮得很，一挂上 2A 负载就掉到 4.85V？还有人更郁闷，轻载稳稳的，一进重载就开始周期性抖动，示波器上看像在喘气。这些问题最后都会收敛到同一个核心：DC/DC 恒压输出的控制原理没吃透，补偿网络是照着别人参数抄的，功率级是照着参考设计抄的，抄完不知道为什么，出了问题自然也就不知道怎么救。

恒压输出的本质，是把一个飘忽不定的输入电压（电池、适配器、AC-DC 前级整流出来的不稳直流母线），变成一个几乎不随输入变化、不随负载变化的稳定直流电压。听起来简单，但背后是采样、基准、误差放大、PWM 调制、功率级传递函数、补偿网络、寄生参数这一整条链路在互相拉扯。这篇文章我打算把这条链路从头到尾捋一遍，讲清楚每个环节为什么这么设计，再配一套 24V 转 5V/5A 的完整实操案例，把电感、电容、采样电阻、补偿参数一个个算给你看。适合正在做电源模块的硬件工程师、刚接手 DC/DC 项目的同学，以及想搞明白"为什么环路会振荡"的爱好者。

1. 恒压输出这件事，难在哪儿

1.1 从"能出电压"到"稳得住电压"，中间隔着整个闭环

很多人第一次做开关电源，思路是线性的：输入 24V，我要 5V，那就让开关管导通 5/24 的时间，占空比 21%，输出不就有了吗？理论没错，但现实是，输入从 24V 掉到 18V，你那个固定的 21% 占空比就只能输出 3.75V；负载从 0.5A 涨到 5A，线路上所有寄生电阻上的压降也跟着涨。所以固定占空比只能算"开环"，它只管出电压，不管电压对不对。

恒压输出靠的是"闭环"：把输出实际值采回来，跟一个精确的参考电压比，差的这部分误差放大之后去调占空比。输出低了，误差放大器输出抬高，PWM 比较器的门限就被推高，占空比变大，输出被拉回来；输出高了，反过来。整个过程在几十微秒甚至几微秒内完成，人眼看不出波动，但示波器上那条线是实实在在一直在"纠偏"的。

这中间最关键的认知转变是：你要设计的不是"一个电压"，而是"一个控制系统"。控制系统的核心指标是稳定性和响应速度，一旦把视角切到控制理论，很多原来想不通的现象就通了——为什么加了大电容反而振荡了，为什么换个电感噪声变大了，为什么同一块板子换批次的电容就不启动了。

1.2 三个必须盯死的指标：线性调整率、负载调整率、瞬态过冲

实际项目里，客户不会跟你聊传递函数，他们只关心三个数。第一个是线性调整率（Line Regulation），输入从最低到最高变化时，输出变化多少，通常要求小于 ±0.5%，好的能做到 ±0.1%。它本质上考验的是环路的直流增益够不够高，增益越高，同样的输入扰动引起的输出偏差越小。

第二个是负载调整率（Load Regulation），负载从空载拉到满载，输出掉多少毫伏。这个指标特别容易被寄生参数坑：采样点如果取在输出电容之前，走线上的压降没被采样到，环路以为输出是 5.00V，实际到负载端只有 4.88V，这 120mV 的误差环路永远修不回来。所以远端采样（Remote Sense）在低压大电流场合几乎是必须的。

第三个是瞬态响应，负载电流阶跃变化时输出跌多少、多久恢复。这条最考验环路带宽和输出电容的配合。跌下去的幅度主要由输出电容和环路响应速度共同决定：电容先扛住最初的几十微秒（因为环路来不及反应），等环路反应过来再靠占空比把能量补上。

注意：很多人只盯着"稳态准不准"，忽略了瞬态。实测下来，负载阶跃时跌 300mV，往往不是因为增益不够，而是因为带宽被压得太低，环路反应太慢，全靠电容硬扛。这时候加电容只能减小跌幅，恢复时间还是长，治标不治本。

1.3 环路带宽与相位，一对必须平衡的矛盾

环路带宽（穿越频率 fc）决定了系统反应有多快。fc 越高，负载一变，占空比立刻调整，输出恢复得越快，需要的输出电容也越小。听起来带宽越高越好，但麻烦在于：带宽每提高一点，相位裕度就掉一点，相位裕度掉到 45° 以下就开始有明显的过冲和振铃，掉到 20° 以下基本就是不稳定振荡了。

开关电源还有个天然的带宽上限——开关频率。采样和调制的动作是离散的，一个开关周期只能调整一次，所以经验上穿越频率取开关频率的 1/10 到 1/5，300kHz 的开关频率，fc 做 30~60kHz 是比较稳的区间。想再高，就得提开关频率，代价是开关损耗上升、驱动难度加大。

更麻烦的是 Boost 和 Buck-Boost 拓扑有一个右半平面零点（RHPZ），它不像普通零点那样提供相位超前，反而提供相位滞后，而且幅度无法用补偿网络抵消。这个零点频率大概在 R(1-D)²/(2πL) 附近，负载越重（R 越小）、占空比越大，它越往低频跑。所以 Boost 的带宽通常被压到 RHPZ 的 1/5 以下，这就注定了 Boost 的瞬态响应天生比 Buck 差，只能用大电容或者多相来补。这个特性解释了很多人的困惑：同样的补偿参数，Buck 用得好好的，换成 Boost 就振。

2. 拓扑与控制架构怎么选

2.1 Buck、Boost、Buck-Boost 各自的适用边界

选拓扑第一步是看输入输出关系。输出电压始终低于输入，用 Buck，效率最高、最简单、环路最好做。输出始终高于输入，用 Boost。输入可能高于也可能低于输出（比如锂电池 3.0~4.2V 要输出 3.3V），就得用 Buck-Boost 或者 SEPIC，代价是效率低几个点、器件多、环路更复杂，尤其是 Buck-Boost 的 RHPZ 让补偿变得很难受。

如果输入输出的压差很小，比如 5V 转 3.3V，其实可以直接用 LDO。LDO 没有开关噪声、没有电感、外围就两个电容，环路天然稳定，缺点是效率只有 66%，1A 输出就要烧掉 1.7W。所以工程上的常见组合是两级：前级用 Buck 从 12V 降到 3.6V，后级用 LDO 或低噪声 Buck 从 3.6V 降到 3.3V，兼顾效率和噪声。对于射频、ADC 供电这种对纹波极其敏感的场合，最后一级经常是 LDO 收尾，把开关纹波压到微伏级。

顺带说一句，很多项目中 DC/DC 恒压模块并不是独立存在的，它前面挂着一个 AC-DC 前级：交流经过整流桥、PFC 或者大电解电容之后，得到的是一条 300V 或者 24V 上下波动的不稳直流母线，纹波可能有好几伏。这个前级只负责"把交流变成直流"，精度和动态都是粗放型的，真正把电压做准、做稳的活儿，全都压在后面的 DC/DC 恒压级身上。所以前级的输出波动范围、纹波频率，都是后级设计必须提前确认的输入条件。

2.2 同步整流还是异步整流，别只看效率

异步整流就是传统的"上管 MOSFET + 下管肖特基二极管"，同步整流把下管也换成 MOSFET。区别在续流路径上的压降：二极管是固定压降 Vf（肖特基 0.3~0.5V，普通二极管 0.7V），MOSFET 是 I×Rds(on)，5A 电流配 10mΩ 的管子只有 50mV。

算一笔账就很清楚。24V 转 5V、5A、300kHz、D 约 23%，续流时间占比 77%。异步方案续流损耗约 0.4V × 5A × 0.77 = 1.54W；同步方案约 5² × 0.01 × 0.77 = 0.19W，再加上驱动损耗和死区损耗大约 0.15W，总共 0.34W。差了 1.2W，对于一个 25W 输出的模块来说就是 5 个百分点的效率，而且是纯发热。所以 5V/5A 这种低电压大电流场合，同步整流基本是唯一选择。

但同步整流不是白拿的。第一，上下管之间必须留死区时间，防止直通短路炸管；死区太短会直通，太长则会通过体二极管续流，反而增加损耗和噪声。第二，轻载或者空载时，电感电流会反向，能量从输出倒灌回输入，效率反而比异步差，所以同步芯片一般都有 DCM 检测、跳周期（Skip Mode）或者轻载降频模式。第三，驱动电路复杂了，自举电容、栅极电阻、驱动能力都得重新算。

实操心得：同步整流的死区时间，datasheet 给的推荐值只能当起点。我一般会先用示波器同时抓上管栅极和下管栅极，确认没有重叠，再把死区一点点减小，同时盯着效率曲线，找到效率最高且不炸管的那一档。别为了省那 0.3% 效率把裕量榨干，量产批次差异会教你做人。

2.3 电压模式、峰值电流模式、COT，三种架构怎么挑

电压模式是最经典的双环结构里最简单的一种：只有电压环，误差放大器输出直接和锯齿波比较。优点是抗噪能力强（因为锯齿波幅度大，比如 1V，几十毫伏的干扰影响很小），占空比调节范围大，适合宽输入场合。缺点是功率级的 LC 双极点带来 180° 相移，补偿必须用 Type III（两个零点）才能撑住，环路设计比较麻烦，而且它没有逐周期限流，得另加保护。

峰值电流模式在电压环里面套了一个电流环：电感电流采回来直接和误差放大器输出比较，决定什么时候关断上管。好处太多了——功率级近似变成一阶系统，补偿只需要 Type II；电感电流天然被逐周期限制，短路保护免费送；输入前馈效果天然存在，输入电压一变，电感电流斜率立刻变，占空比自动响应。代价是：占空比大于 50% 时会产生次谐波振荡，必须加斜坡补偿；电流采样容易受开关噪声干扰，需要前沿消隐；对噪声敏感。

**COT（恒定导通时间）**是这几年在低压大电流场合很火的一种架构，上管固定开一段时间，什么时候开由输出电压跌破门限决定。它不需要误差放大器，不需要补偿网络，负载阶跃时立刻响应，瞬态性能极好。缺点是开关频率随负载和输入变化，EMI 频谱是散的不好滤，用陶瓷电容时输出纹波太小会导致开关不稳定，需要人为注入纹波或者用内部纹波仿真。

3. 闭环控制原理逐层拆解

3.1 采样、基准、误差放大器：环路的起点

整个恒压环路的输入端就是分压采样网络。输出电压经 R1、R2 分压后送到 FB 脚，与内部基准 Vref 比较。关系式是：Vout = Vref × (1 + R1/R2)。这个公式看着简单，但采样电阻的选取有讲究：阻值太大，FB 脚的漏电流和噪声会引入误差；阻值太小，白白消耗静态电流，影响轻载效率。一般取分压链总电流在 10~100µA 之间，比如 Vref=0.8V、5V 输出，取 R2=10kΩ，则 R1 = (5/0.8-1)×10k = 52.5kΩ，选标准值 52.3kΩ，实际输出 4.984V。

误差放大器分两类。一类是电压型，本质是个运放，输出是电压，补偿网络接在输出和反相输入之间，设计直观。另一类是跨导型（OTA），输出是电流，补偿网络从 COMP 脚直接接到地，因为它的输出阻抗很高，本质上是个电流源给电容充电。现在的集成 DC/DC 芯片绝大多数用 OTA，原因是 COMP 脚的外接 RC 网络直接决定了零极点位置，计算简单。

反馈路径上还有两个容易被忽略的细节。一是前馈电容，在 R1 上并一个小电容（一般 10~100pF），可以在高频段提供一个零点，加快瞬态响应，同时把输入纹波直接耦合到 FB，让环路提前响应。但容值不能太大，否则轻载时会引入明显的输出误差，因为电容对直流是开路、对交流是短路，等于改变了分压比。二是FB 走线，这条线又细又敏感，绝对不能从 SW 节点或者电感底下穿过去，否则耦合进来的开关噪声会让环路误判。

3.2 功率级传递函数：LC 双极点是绕不开的坎

Buck 的功率级（从控制到输出）传递函数，忽略寄生后大致长这样：直流增益是 Vin 除以锯齿波幅度，然后分母有一个 LC 谐振带来的双极点，分子上有一个 ESR 带来的零点。写成公式就是：

Gvd(s) = Vin × (1 + s/ω_esr) / [1 + s/(Q·ω0) + (s/ω0)²] ω0 = 1/√(L·Cout) 双极点角频率 f_LC = 1/(2π√(L·Cout)) f_esr = 1/(2π·ESR·Cout)

这个双极点在频率超过 f_LC 之后会给环路贡献 -40dB/十倍频的衰减和 180° 的相位滞后。这就是为什么补偿网络必须在 f_LC 附近放零点——不放零点，环路穿过 0dB 时的相位裕度直接就是负数，必振。

用第 4 章要设计的参数先感受一下：L=10µH，Cout=94µF，则 f_LC = 1/(2π√(10µH×94µF)) ≈ 5.2kHz。也就是说，如果不做任何补偿，环路在 5.2kHz 之后相位就快速下滑。而我们要把穿越频率做到 30kHz，中间这段必须靠补偿网络的零点把相位拉回来。

ESR 零点则在 f_esr = 1/(2π×5mΩ×94µF) ≈ 340kHz，远高于穿越频率，所以它在这套设计里帮不上忙，反而说明我们要用陶瓷电容或者聚合物电容把 ESR 压下来，让这个零点尽量往高频跑，别在低频段捣乱。

3.3 补偿网络：Type II 与 Type III 怎么落地

Type II 补偿器由三个元件组成：Rc、Cc、Cp。它提供一个原点极点（把直流增益拉到无穷大，保证直流精度）、一个零点（在 f_LC 附近补相位）、一个高频极点（在 f_esr 或 fsw/2 附近，压掉高频噪声）。计算步骤我习惯这样走：

第一步：确定穿越频率 fc fc = fsw/10 = 300kHz/10 = 30kHz 第二步：把零点放在 LC 双极点附近 fz = f_LC = 5.2kHz (或稍低一点，取 0.5~1 倍) 第三步：高频极点放在 ESR 零点或 fsw/2 fp = min(f_esr, fsw/2) = 150kHz 第四步：算出穿越频率处功率级的衰减量，反推 Rc Rc = 增益 × (1/(gm × 采样分压比)) → 实际用仿真或实测微调

实际做的时候，我不会完全信公式，因为寄生参数、驱动延时、芯片内部 gm 的批次差异都会让计算值和实测差 30% 以上。我的做法是：先按公式算出初值，上板后用频率响应分析仪测 Bode 图，看穿越频率和相位裕度，再调 Rc（主要影响带宽）和 Cc（主要影响零点位置）。

Type II 只能补 90° 的相位，对付 Buck 的 LC 双极点刚好够（因为还差 90° 就能满足 45° 裕度）。如果是 Boost 或者就是 LC 双极点特别顽固、ESR 零点又特别高的场合，就得用Type III——两个零点两个极点，能补 180°。Type III 在 R1 和 Rc 之外还要多一个 C1 并到 R1 上，电路更复杂，调试也更麻烦，但对付陶瓷电容（ESR 只有几毫欧，零点在兆赫兹级别，完全帮不上忙）的方案，Type III 几乎是唯一选择。

注意：相位裕度的目标值不是越高越好。60° 以上非常稳，但响应慢；45° 左右响应快，但过冲明显。我的经验是 Turnkey 项目做 50~60°，追求极致瞬态的场合可以压到 45°，但一定要留 10° 的余量给温度和批次漂移。

3.4 斜坡补偿与前沿消隐：两个看不见的"隐形成员"

如果用的是峰值电流模式，占空比超过 50% 的时候，一个小小的扰动会被逐周期放大，表现为开关频率一半的次谐波振荡——示波器上看到的是一条粗带，不是干净的单周期波形。解决办法是加斜坡补偿：在电流采样信号上叠加一个固定斜率的锯齿波，人为把电流环路的增益降下来。

补偿斜率怎么取？设电感电流下降斜率为 Sf（等于 Vout/L），一般取补偿斜率 Se 在 0.5×Sf 到 1.0×Sf 之间。Se 太小压不住振荡，Se 太大电流环变成电压环，逐周期限流不准，还会让峰值电流模式失去优势。集成芯片内部通常已经内置了斜坡补偿，但它是按固定占空比设计的，如果你的应用占空比特别高（比如 12V 转 1V，D 接近 90%），内部补偿可能不够，需要外部再加。

**前沿消隐（LEB）**解决的是另一个问题：上管刚开通的瞬间，电流采样电阻上会出现一个巨大的尖峰，那是驱动电流和寄生电容充放电造成的，不是真实的电感电流。如果不加消隐，比较器会误触发直接把上管关断，表现为占空比异常小、输出带不动。LEB 时间一般 50~200ns，芯片内部集成，但如果你用外部采样电阻 + 独立比较器做电流环，就得自己用 RC 或者数字延迟搭一个。

这两个细节平时不会有人专门讲，但一旦你的电源出现"带载能力差""运行一会儿就炸管""噪声随负载增大"，八成就是它们出了问题。

4. 一套 24V 转 5V/5A 恒压电源的完整实操

4.1 需求定义与参数计算

先把设计条件钉死：输入 18~30V（典型 24V），输出 5V/5A，开关频率 300kHz，输出纹波目标 ≤50mV，满载效率目标 ≥92%，要求有逐周期限流和过温保护。用同步 Buck 控制器 + 外置 MOS 的方案。

第一步算占空比。忽略损耗时 D = Vout/Vin，24V 输入时 D = 5/24 = 20.8%。考虑效率 92%，输入电流 Iin = (5×5)/(0.92×24) = 1.13A，占空比修正为约 23%。最坏情况在最低输入 18V，D = 5/(18×0.92) ≈ 30%；最高输入 30V 时 D ≈ 18%。这三个数决定了后面的电感、电容和环路设计。

第二步算电感。一般取电感纹波电流 ΔIL 为满载电流的 20%~40%，5A 输出取 30%，即 1.5A。按最大占空比（最低输入）算最严苛：

L = (Vin_min - Vout) × D_max / (fsw × ΔIL) = (18 - 5) × 0.30 / (300e3 × 1.5) = 3.9 / 450000 = 8.67 µH → 取标准值 10µH

用 10µH 反推，24V 输入时（D=0.23）的实际纹波为：

Vin = 24.0 Vout = 5.0 L = 10e-6 fsw = 300e3 D = Vout / Vin dIL = (Vin - Vout) * D / (fsw * L) print(f"24V输入时纹波电流 {dIL:.2f} A") # 输出：24V输入时纹波电流 1.46 A

第三步算输出电容。纹波由两部分组成：电容充放电引起的三角波纹波，和 ESR 引起的纹波。充放电部分：

ΔVc = ΔIL / (8 × fsw × Cout) 若目标贡献 20mV → Cout ≥ 1.46 / (8×300e3×0.02) = 30.4 µF ESR 部分：ΔVesr = ΔIL × ESR，若目标贡献 20mV → ESR ≤ 13.7 mΩ

所以选两颗 47µF、ESR 10mΩ 的聚合物电容并联，总容量 94µF，ESR 5mΩ，纹波合计约 15+7 = 22mV，余量充足。这里特意避开了普通铝电解（ESR 高达几百毫欧），否则 ESR 贡献的纹波直接超标。

第四步算采样电阻。Vref = 0.8V，目标 5V：

Vout = Vref × (1 + R1/R2) 取 R2 = 10kΩ → R1 = (5/0.8 - 1) × 10k = 52.5kΩ 选标准值 52.3kΩ，实际 Vout = 0.8 × (1 + 5.23) = 4.984V

误差 16mV，配合后级精度可以接受。如果要更准，用 0.1% 精度的电阻，或者选 Vref 更低、分压比更接近整数的芯片。

4.2 关键器件选型对照表

这里最容易被忽视的是电感的饱和电流。5A 输出加 1.5A 纹波，峰值电流是 5.75A，如果电感饱和电流只有 6A，重载或者瞬态时一旦饱和，电感量骤降，纹波电流暴涨，开关管电流应力飙升，轻则触发保护，重则炸管。所以饱和电流至少留 1.4~1.6 倍余量，选 8A 以上才踏实。

4.3 PCB 布局的四条硬规矩

电源做得好不好，一半看原理图，一半看布局。第四条尤其容易被忽略，但它是环路能不能稳住的关键。

第一条，功率环路面积最小化。输入电容的正极、上管的漏极、下管的源极、输入电容的负极，这个环路里流的是高频脉冲电流，谐波成分能到几十兆赫兹。环路面积越大，辐射和寄生电感越大，SW 节点的振铃越严重。做法是把输入陶瓷电容紧贴上下管放置，走线短而宽，能铺铜就铺铜。

第二条，续流回路单独规划。续流时电流从地经过下管、电感、输出电容回到地，这个回路的路径尽量短，地平面要完整，别让功率地和信号地混在一起。

第三条，SW 节点铜皮要小。SW 节点是电压跳变的节点，铜皮越大等效电容越大，开关损耗和辐射越厉害。够过电流就行，别为了好看铺一大片。

第四条，反馈采样点取在输出电容之后、负载之前。如果你的负载是插座或者连接器，最好在连接器端子上再引一根细线回 FB，做成远端采样。这一条如果做错，前面算的精度全部白费。

实操心得：我习惯在画板时把 FB 分压电阻放在输出电容旁边，FB 走线从电阻直接走到芯片，中间不经过任何开关节点，长度不超过 10mm。如果实在绕不开，就在 FB 上串一个 10~100Ω 的电阻，配合 10pF 的对地电容做低通，把耦合噪声压掉，但要注意这个电容会影响相位裕度，得在测 Bode 时一起验证。

4.4 上电调试六步法

第一步，不装功率器件先测驱动。把上下管的栅极电阻空焊，只给控制器供电，用示波器看 HO 和 LO 的驱动波形，确认频率、死区、自举电压都正常。这一步能提前排掉控制器配置错误、自举电路画错这些低级问题，避免上电直接炸管。

第二步，低压限流上电。用可调电源从 5V 开始缓慢升到 18V，同时把电源的限流设在 0.5A 以内，空载观察输出电压。如果输出直接跳到接近输入，说明上管直通或者反馈断了；如果一直是 0，看 EN 脚和自举。这一步如果电流明显偏大，立刻断电查短路。

第三步，看 SW 节点波形。正常波形应该是干净的方波，上升沿有一点振铃是正常的（10ns 内衰减掉）。如果振铃持续几百纳秒，说明寄生电感太大，回去改布局；如果波形上升沿很慢（超过 50ns），驱动能力不足或者栅极电阻过大。

第四步，加负载测调整率。从 0.5A 逐步加到 5A，记录每个点的输出电压。负载调整率应该落在 ±1% 以内，也就是 50mV。如果掉超过 100mV，先怀疑采样点位置和走线电阻，再怀疑环路增益。

第五步，测环路 Bode 图。在 FB 分压电阻的上端串一个 10Ω 电阻，用频率响应分析仪从 100Hz 扫到 100kHz，注入小信号（幅度 20~50mVpp，不能太大否则进入非线性区）。看穿越频率是否在 25~35kHz，相位裕度是否在 50~60°，增益裕度是否大于 10dB。三个指标都达标，环路才算稳。

第六步，温升与效率。满载跑 30 分钟，用热像仪看上下管、电感、输出电容的温度。MOS 结温控制在 110°C 以内留余量，电感表面不超过 100°C，电容不超过 85°C（聚合物电容寿命对温度很敏感）。效率在 10%、50%、100% 三个负载点分别记录，画曲线看轻载跳周期模式是否正常切入。

5. 常见问题与排查速查

5.1 输出振荡、啸叫，先分清是什么频率在振

振荡是最常见也最头疼的问题，关键在分清"振的是谁"。如果频率是几十千赫兹，接近开关频率的分数倍，多半是环路不稳定或者斜坡补偿不足。判断方法很简单：用示波器同时看输出和 COMP 脚，如果 COMP 脚也在同步摆动，就是环路问题；如果 COMP 脚很稳只有输出在动，那就是后级负载或者测量方式的问题。

具体来说，环路不稳定通常有三个原因。一是补偿零点位置放错了，零点频率远高于穿越频率，导致带宽内根本没有相位补偿；二是输出电容的实际容量随着温度或偏压大幅衰减（X5R/X7R 陶瓷电容在 5V 偏压下容量可能掉 40%），导致实际 f_LC 升高，补偿点对不上；三是负载是恒流源或者有负阻抗特性，比如 LED 驱动，会额外引入相位滞后。

音频啸叫还有一类特殊原因：轻载跳周期模式和环路相互干扰。跳周期时环路断断续续工作，如果补偿电容太小，输出一跌就进连续模式，一涨又跳出去，形成低频振荡，落在音频段就变成了啸叫。解决办法是加大输出电容、或者改用强制连续模式（FCCM）、或者选择带频谱扩展的芯片。

注意：判断振荡问题，一定要在满载和轻载两种条件下都测。我遇到过一个案例，空载 Bode 图漂亮得很，5A 满载时相位裕度只剩 15°，原因是重载时 RHPZ 或者寄生极点往低频移动。只看一个负载点的测试结果，很容易漏掉。

5.2 带载掉压、纹波超标怎么查

带载掉压的排查思路是"分段测压"。从输出电容正极、电感输出端、芯片 FB 脚、连接器端子分别引出测量点，逐段对比。如果 FB 脚电压稳在 0.8V 而负载端只有 4.85V，那问题就在采样点和负载之间的走线上，直接改成远端采样。

如果 FB 脚本身就掉到 0.75V 以下，说明环路增益不够或者电流限制被触发了。先看 COMP 脚电压是否已经顶到上限（通常是 1.5~2.5V），如果顶死了就是限流或者补偿饱和，需要重新算采样电阻和补偿网络。

纹波超标的排查更直接。先把示波器探头改成弹簧地线环（不要用鳄鱼夹长地线，那条线本身就会耦合几十毫伏的高频噪声），再看纹波到底是三角波（电容充放电）还是尖峰（开关噪声）。三角波偏大说明电容不够，加容；尖峰偏大说明布局或者 FB 耦合有问题，改板子或者加 RC 吸收。

5.3 效率偏低和发热问题

效率问题的定位方法很机械但很有效：先算理论损耗，再逐项实测。主要损耗分四块——开关损耗（跟频率和栅极电荷成正比）、导通损耗（跟 Rds(on) 和电流平方成正比）、电感铜损铁损、驱动损耗。用手摸温度就能大致定位：MOS 烫说明开关或导通损耗大，电感烫说明铜损或者磁芯损耗大，两方面都热说明电流分配有问题。

降低开关损耗最直接的办法是加自举电阻或者用带栅极驱动的控制器，把开通关断速度控制在合适范围。这里有个取舍：驱动太快，开关损耗小但 EMI 和振铃大；驱动太慢，EMI 好但损耗大。我的经验是在 300kHz~500kHz 这个区间，栅极电阻取 2~5Ω 比较平衡。

还有一个常被忽视的点：死区损耗。死区时间太长，续流靠体二极管，压降 0.7V 左右，5A 电流下就是 3.5W，直接烧穿效率。所以死区时间要用示波器实测优化，通常调到刚好不直通的最小值，一般 15~40ns 之间。

6. 恒压控制的典型应用延展

6.1 锂电池充电里的 CC/CV 切换

恒压控制最经典的应用就是锂电池充电。整个充电过程分两个阶段：恒流阶段（CC）用固定电流把电池电压从 3.0V 充到 4.2V，恒压阶段（CV）保持 4.2V 不变，电流逐渐衰减到截止值。恒压阶段的控制质量直接决定了电池的循环寿命——如果恒压精度差 50mV，电池可能充不满或者过充，长期下来容量衰减会明显加快。

工程实现上，一般用一颗带 CC/CV 功能的充电管理芯片，内部有两个误差放大器，一个管电流一个管电压，谁先达到门限谁接管控制。这里的关键是双环路的切换平滑性，如果两个环路的补偿没配合好，切换瞬间会出现电流过冲或者电压跌落。调试方法是在切换点附近缓慢加负载，同时观察 FB 和 COMP 波形，确认没有来回抖动。

恒压精度一般要求 ±1%（4.2V 就是 ±42mV），这对基准精度、采样电阻精度、走线压降都提出了要求。我一般用 0.5% 的基准芯片加 0.1% 的电阻，采样点直接取在电池端子上，不走公共地。

6.2 电机驱动母线恒压与舵机供电

在电机驱动系统里，DC/DC 恒压模块通常负责给控制电路（MCU、编码器、驱动芯片）供一个干净的低压电源，同时给功率级提供稳定的母线电压。这两路的需求完全不同：控制电源要求低噪声、低纹波，母线要求大电流、强瞬态响应。

拿 BLDC 电机驱动来说，母线电压不稳会直接影响转速控制精度，因为转速和母线电压是耦合的。母线掉 5%，同样的占空比下转速就掉 5%，闭环控制就得额外补偿，补偿慢了就表现为转速波动。所以很多 BLDC 方案会用前级 DC/DC 把母线稳住，再由三相逆变桥做 PWM 控制。母线恒压模块在这里的输出电容要求很大，因为电机换相时会产生大电流尖峰，需要电容就近提供。

舵机供电是另一个典型案例。舵机堵转时电流可能瞬间冲到几安培，如果供电的 DC/DC 瞬态响应差，电压会被拉低，导致舵机复位或者 MCU 掉电重启。解决方法是加大输出电容（给瞬态提供缓冲）+ 提高环路带宽（让环路快速补能），必要时在舵机供电前端单独加一个 LDO 做隔离稳压。这里有个坑：舵机是感性负载，换向时会产生反向电动势，可能把电压顶高，所以要选带过压保护的 DC/DC，或者在输出加 TVS。

6.3 数字电源与遥测监控

传统模拟 DC/DC 的补偿网络是几个电阻电容焊死的，改不了。数字电源把这套搬到 MCU 或者专用 DSP 里，用 ADC 采样输出电压和电感电流，用 PID 或者 IIR 滤波器算占空比，再通过 DPWM 输出。好处是全生命周期可调——同一个硬件平台，改几行代码就能适配不同输出，还能做非线性控制，比如大误差时用激进参数快速响应、小误差时用保守参数保稳定。

数字控制最大的挑战是采样和计算延时带来的相位损失。ADC 采样、滤波计算、PWM 更新，加起来可能有一到两个开关周期的延迟，这个延迟在频域上贡献了明显的相位滞后。10kHz 的环路带宽配上 1µs 的延时，就是 3.6° 的相位损失；如果延时到 2µs，损失翻倍。所以数字电源的环路带宽通常压得比模拟方案低，或者用高开关频率（比如 1MHz 以上）来摊薄延时的影响。

配合 PMBus 或者 I²C 接口，数字电源还能实时上报电压、电流、温度、效率，做故障记录和预测性维护。这在服务器、通信基站这类需要长时间无人值守的场合很有价值。不过要注意，遥测数据的采样率和精度会直接影响读数准确性，低端 ADC 在满量程附近误差可能有几十毫伏，做电流监测时要留够校准余量。

写到这里，其实恒压输出这件事的脉络已经很清楚了：环路是核心，补偿是关键，布局是基础，测试是保障。我个人在实际项目里最深的一点体会是，永远不要跳过 Bode 图测试这一步。很多人觉得板子能跑、输出也对，就懒得测，结果一个温度循环之后批量出问题，回头查发现相位裕度只有 20°。多花半小时接上频率响应分析仪，能让后面几个月的调试少掉一大半麻烦。还有一个实用建议：把每次成功方案的补偿参数、器件型号、实测 Bode 曲线整理成自己的参数库，下次遇到类似规格的案子，直接拿初值上板改，效率能翻倍。这个习惯我坚持了这些年，省下的时间比想象中多得多。