在电压采样、电流检测和传感器接口里，一个电阻、一个电容就能组成滤波器。但选好截止频率，并不意味着设计已经完成。滤掉多少干扰、损失多少有效信号、多久才能稳定，以及后级是否能正确采样，都要一起计算。
本文围绕单端、一阶无源 RC 低通展开，用一组完整算例说明设计过程，并附可修改参数的 Excel 计算书。所有曲线均由文中的线性电路模型计算，算例参数用于教学，不对应某个量产产品。
一 先确认电阻和电容实际接在哪里
低通的典型接法是电阻串在信号通路，电容从输出端接到参考地，输出取电容两端。若信号源有输出电阻 Rs，后级有输入电阻 RL，它们也属于滤波网络。这里 Vin 定义在 Rs 之前，测量时必须采用同一个输入参考点。
图 1 带源电阻和负载的一阶 RC 低通。RL 只表示线性电阻负载，不能代替 ADC 的开关电容输入模型。
先令 Ra＝Rs＋R。电容开路时，输出已有分压：K＝RL／(Ra＋RL)。将理想电压源置零后，电容看到的等效电阻为 Req＝Ra∥RL，因此 τ＝Req·C，极点频率 fp＝1／(2πReqC)。
该电路的传递函数是 H(s)＝K／(1＋sτ)。只有 Rs 可以忽略、RL 远大于 R 时，才退化成常见的 H(s)＝1／(1＋sRC)，以及 fc＝1／(2πRC)。
例如 R＝1 kΩ、C＝330 nF，理想公式给出约 482.3 Hz。若 Rs＝50 Ω、RL＝100 kΩ，实际 fp 约为 464.1 Hz，直流增益 K 约为 0.98961。输出尚未进入频率滚降区，便已有约 1.04% 的幅度损失。
二 截止频率要由设计指标反推
一阶低通没有把频率一刀切开的能力。在 fp 处，幅度是低频通带的 1／√2，约下降 3.0103 dB；相位滞后 45°。高于 fp 很多时，幅度按约 −20 dB／十倍频程下降。fp 以下也有衰减，不能把整段通带当成完全平坦。
本文把衰减 A 定义为相对 Vin 的正值：A(f)＝−20log₁₀K＋10log₁₀[1＋(f／fp)²]。若只关心相对直流增益的频率衰减，则去掉第一项。两种口径都能使用，但指标和计算必须一致。
图 2 幅频和相频响应。横轴按对数刻度展开，图中的 −3.0103 dB 以低频增益 K 为参考。
假设有效信号最高频率为 fB，允许总衰减为 Ap；要抑制的干扰频率为 fN，要求衰减至少 As。通带要求 fp 不低于 fB／√(K²·10^(Ap／10)−1)，阻带要求 fp 不高于 fN／√(K²·10^(As／10)−1)。
第一个根号内必须大于零；否则单是直流分压就已耗尽通带预算。第二个根号内若不大于零，说明直流分压已达到该阻带指标，这一项不再限定 fp，但通常也意味着有效信号损失很大。计算书分别处理这些情况。
再检查动态要求。如果规定在 Tmax 内进入相对最终值的 ε 误差带，则 fp 还应不低于 −lnε／(2πTmax)。把各个下限取最大值，再与阻带上限比较；下限超过上限时，一阶 RC 无解，需要调整指标、改善干扰源或改变滤波结构。
三 用一组完整算例选出 R 和 C
设计目标如下：有效信号最高 100 Hz，总衰减不超过 0.5 dB；20 kHz 干扰至少衰减 30 dB；阶跃在 3 ms 内进入相对最终值的 1% 误差带；直流分压误差不超过 2%。已知 Rs＝50 Ω、RL＝100 kΩ，先取 R＝1 kΩ。
这不是唯一可选的 R。先固定 R，是为了确定分压、源端驱动负担和时间常数中的 Req，然后再选 C。若 R 与后级接口要求不符，应回到这一步重选。
图 3 本例允许的极点频率约为 318.1～639.4 Hz。选用 330 nF 后，标称 fp 约为 464.1 Hz，位于区间内。
代入 K＝0.989609、Req＝1039.09 Ω，通带给出的 fp 下限为 318.1 Hz；建立时间给出的下限为 244.3 Hz；阻带给出的上限为 639.4 Hz。因此标称电容的可选区间约为 239.5～481.5 nF。
选择常用标称值 C＝330 nF，得到 τ＝0.34290 ms。100 Hz 处总衰减为 0.2878 dB，相位滞后约 12.16°；20 kHz 处衰减为 32.7806 dB；1% 建立时间为 1.5791 ms。四项标称指标均满足要求，仍需继续检查容差。
30 dB 电压衰减意味着幅度约缩小到 1／31.62，而不是缩小 30 倍，也不是剩余 30%。按本例的实际衰减，输入 100 mV 峰值的单频 20 kHz 干扰，在模型输出端约剩 2.30 mV 峰值。宽带噪声不能直接拿某一个频点的衰减来代表。
如果把 100 Hz 通带指标收紧至 0.1 dB，直流分压已占去约 0.0907 dB，留给频率滚降的余量很小。本例将不再有可行的一阶极点区间。这类冲突应在选料之前发现。
四 滤波越强 响应通常越慢
对于从 0 跳变到 ΔVin 的输入，且电容初始电压为 0，输出为 Vout(t)＝K·ΔVin·[1−exp(−t／τ)]。它在一个时间常数后达到最终值的约 63.2%，但这还远没有稳定。
10%～90% 上升时间为 ln9·τ，约 2.197τ。进入 1%、0.1% 误差带分别需要约 4.605τ、6.908τ。误差带相对于最终值定义，因此滤波器稳定之后，直流分压误差依然存在。
图 4 本例阶跃响应及剩余动态误差。右图只表示距离最终值还有多远，不包含直流分压导致的增益误差。
这也解释了为什么给采样通道不断加大电容，数值可能更平滑，变化却越来越迟缓。若信号参与闭环控制，RC 的相位滞后还会进入环路，必须和采样、计算、PWM 更新等延迟共同评估。
接到 SAR ADC 前时，要再做一层接口分析。其输入常包含采样开关和保持电容，采集瞬间会交换电荷。仅用一个固定 RL 算出截止频率，不能证明采样电压已经建立；需要按具体器件的采集时间、驱动电阻、采样电容和前级放大器能力验证。[1]
作为单极点满量程阶跃的数量级估算，建立到 N 位 ADC 的半个 LSB 需 t≥(N＋1)ln2·τ。12 位时约为 9.01τ；这个式子不等于完整 ADC 前端模型，计算书也不据此给出 ADC 接口合格结论。
抗混叠同样不能只检查 fp 是否小于采样频率的一半。应找出会折叠到有效信号带内的干扰频率，再由允许的混叠误差倒推衰减。采样后已经重叠的频率成分，数字低通无法再将它们分开。[2]
五 容差和器件特性会改变计算结果
标称值满足要求之后，要把元件允许范围代入同一个模型。本例先假设 R 为 ±1%、RL 为 ±1%，电容在工作条件下的有效值为标称值的 90%～110%，Rs 固定为 50 Ω。对 R、C、RL 各取上下限，形成 8 个角点。
这里的有效电容范围应覆盖实际关注的初始容差、温度、直流偏压及老化影响。默认的 90%～110% 只是演算假设，不能直接当成任何一颗 X7R 电容的全工况保证。
图 5 八角点校核给出的衰减范围。端点来自独立角点计算，不表示同一组元件同时实现所有最坏结果。
本例 fp 的角点范围约为 418.0～520.7 Hz；100 Hz 总衰减最差为 0.3342 dB；20 kHz 衰减最小为 31.7829 dB；1% 建立时间最长约为 1.7536 ms；直流分压误差最大约为 1.0594%。在上述假设下，四项指标仍满足要求。
如果电容在偏压下明显掉容，极点会升高，建立速度加快，噪声抑制却会变弱。村田的资料指出，高介电常数陶瓷电容会随直流偏压改变容量；选型时应查询具体料号在电压、温度等条件下的数据，而不是只看电容表面的标称数值。[3][4]
R 也不宜只为凑时间常数而无限增大。较大的串联电阻会增加压降，对输入偏置电流或漏电流更敏感，并增加电阻热噪声电压密度；减小 R、增大 C 又可能加重信号源的瞬态驱动负担。接在运放输出端时，还要检查容性负载下的稳定性。
布局和测试也属于设计的一部分。电容应靠近需要滤波的节点，回流路径短且避开大电流噪声回路。测量时把信号源的输出阻抗、探头电阻与电容计入模型；若出现高频异常，应进一步检查寄生电感、电容 ESR、接地方式及放大器响应。
六 高通和两级 RC 不能混用公式
高通通常把电容串在输入通路，电阻从输出端接到参考点，输出取电阻两端。若输出端有 R 和 RL 并联，记 Rp＝R∥RL，则高频增益 K∞＝Rp／(Rs＋Rp)，τHP＝(Rs＋Rp)C，fp＝1／(2πτHP)。注意，这里的时间常数不是低通公式中的并联等效电阻乘 C。
其传递函数为 HHP(s)＝K∞·sτHP／(1＋sτHP)。它可以隔断稳态直流，但直流阶跃仍会产生一个逐渐衰减的瞬态。用于交流耦合时，输出还需要合适的直流偏置通路；图中参考地不能机械套用到单电源接口。
图 6 高通接法与两级低通的区别。右图按理想源、开路输出计算，R1＝R2＝1 kΩ，C1＝C2＝330 nF。
两级低通若有理想单位增益缓冲器隔离，可将两个传递函数相乘。对于相同的 R、C，Hbuf(s)＝1／(1＋sRC)²；总的 −3.0103 dB 频率约为单级极点的 0.644 倍，不再等于 1／(2πRC)。
如果直接把第二组 R2、C2 接在第一组后面，第二级会加载第一级。理想源、开路输出时，Hdir(s)＝1／[1＋s(R1C1＋R1C2＋R2C2)＋s²R1R2C1C2]。中间多出的 R1C2 项不能漏掉。
两级取相同参数时，直接级联变成 1／[1＋3sRC＋(sRC)²]，总的 −3.0103 dB 频率约为单级极点的 0.374 倍。本例单级约 482.3 Hz，缓冲两级约 310.4 Hz，直接两级约 180.5 Hz。它们虽都有高频 −40 dB／十倍频程趋势，通带和过渡区却不同。
计算书提供高通和两级低通的独立计算区。两级部分明确限定理想源、开路输出，不继承主算例的 Rs 与 RL。若真实电路存在有限源阻抗、输出负载或非理想缓冲器，需要扩展模型后重新验证。
配套计算书的使用方法
打开 Excel 后，从低通设计表开始，只修改标注为输入的浅黄色单元格。输入单位已列在相邻列中，电容采用 nF，时间采用 ms，百分数采用百分比数值格式。公式单元格会随参数自动更新。
工作表 | 提供的计算 | 使用边界 |
低通设计 | 源负载修正、指标可行区间、C 选值及标称校核 | 线性一阶低通，Vin 位于 Rs 之前 |
容差校核 | R、有效 C、RL 的八角点与最坏结果 | Rs 固定，范围由使用者提供 |
扫频与阶跃 | 幅频与阶跃曲线，附相位与误差数据 | 关联低通设计参数，曲线为模型计算 |
高通与两级 | 高通、缓冲两级和直接两级低通 | 独立参数区，各自标注模型假设 |
使用与依据 | 操作步骤、公式定义和参考链接 | 不替代 ADC 接口与实物验证 |
使用顺序是先检查指标是否存在可行区间，再选择元件标称值，最后检查容差和实际接口。计算书中的满足结论只覆盖列出的幅度、时间和直流分压指标；真实项目还要按电路用途补充偏置、噪声、器件额定值、ADC 驱动与实测结果。
配套计算书可＋卫星公众号 --硬件工程师学习君--获取
参考资料
[1] Analog Devices 技术文章
Front-End Amplifier and RC Filter Design for a Precision SAR ADC
[2] Texas Instruments 技术文章
Three guidelines for designing anti-aliasing filters
[3] Murata 电容技术资料
The voltage characteristics of electrostatic capacitance
[4] Murata 设计工具说明
MLCC 工作条件与 SimSurfing 特性查询
配图说明：6 张图均按本文电路模型绘制，不是实测波形。基本传递函数及算例由阻抗分压和一阶系统响应推导，参考资料用于 ADC 接口和器件特性核对。
