基于PIC24与MRAM的工业数据存储方案：SPI驱动与掉电保护设计

1. 项目缘起与整体设计思路

工业现场的数据记录仪、电力监控终端、PLC 扩展模块这类设备，有一个共同的痛点：频繁掉电 + 高频写入 + 数据不能丢。我手上这个项目就是给一台工业数据采集终端做存储子系统，主控用的是 PIC24HJ256GP610，存储介质选的是 MR25H40CDF 这颗 512Kb 的 MRAM。整套方案要解决的核心问题很朴素——在 -40℃ 到 85℃ 的宽温环境里，把采集到的数据可靠地写进去、读出来，而且断电瞬间不能丢数据。

先说为什么不用 EEPROM 或者 NOR Flash。EEPROM 写入速度慢，字节写典型要 5ms 左右，高频采集场景下根本扛不住；NOR Flash 虽然容量大、成本低，但擦写寿命通常只有 10 万次量级，而且写之前必须先擦除整个扇区，掉电发生在擦除过程中就是灾难。MRAM（磁阻随机存储器）的物理机制决定了它写进去就是磁化状态，不需要擦除、写入次数近乎无限、掉电即保存，这三点正好命中工业场景的刚需。MR25H40CDF 是 512Kb（64KB）容量、SPI 接口的 MRAM，40MHz 时钟，读写都是字节级操作，用起来像 SRAM 一样顺手，但又有非易失性。

主控 PIC24HJ256GP610 是 Microchip 的 16 位单片机，256KB Flash、16KB RAM，带两个 SPI 模块，主频可以跑到 40MIPS。选它是因为外设够用、工业级温度范围、生态成熟，而且它的 SPI 模块支持 8 位/16 位/32 位传输模式，配合 MRAM 的字节读写非常灵活。整个存储子系统的设计思路可以概括成一句话：用 SPI 把 MRAM 挂到 PIC24 上，用一套带校验和磨损均衡思路的读写协议，保证数据在掉电、干扰、宽温条件下的完整性。

这套方案适合谁参考？做工业仪表、数据记录仪、电力终端、车载记录设备的嵌入式工程师，尤其是那些被 EEPROM 寿命和 Flash 掉电问题折磨过的朋友。哪怕你用的是 STM32 或者别的 MCU，SPI 操作 MRAM 的核心逻辑是通用的，改改寄存器名就能移植。

2. 硬件连接与 SPI 底层配置

2.1 硬件连线与片选策略

MR25H40CDF 是 8 引脚 SOIC 封装，引脚定义很干净：VCC、GND、SCK、SI、SO、CS、WP、HOLD。实际接线时，SCK/SI/SO 接 PIC24HJ256GP610 的 SPI2 模块（我习惯用 SPI2，把 SPI1 留给调试口或者别的外设），CS 用一个普通 GPIO 控制。

这里有个关键选择：硬件片选还是软件片选。PIC24 的 SPI 模块本身支持 SS 引脚自动片选，但在多从机或者需要精确控制时序的场景下，我更推荐用普通 GPIO 做软件片选。原因是 MRAM 的 CS 拉低到第一个时钟沿之间需要满足建立时间，软件片选可以让我在拉低 CS 之后插入几个 NOP 再启动 SPI 传输，时序更可控。具体做法是把 CS 接到 RF4，配置为输出，初始化时拉高。

WP 和 HOLD 引脚我直接上拉到 VCC，禁用写保护和保持功能。工业现场如果对数据安全要求极高，可以把 WP 接到一个 GPIO，做硬件写保护开关，正常运行时拉高，需要写的时候拉低，多一层保险。

2.2 SPI 模块初始化参数计算

PIC24HJ256GP610 的 SPI 配置核心是三个寄存器：SPI2CON1、SPI2CON2、SPI2STAT。我用的配置是主模式、8 位传输、时钟极性 CKP=0、时钟边沿 CKE=1，也就是数据在时钟上升沿采样、下降沿变化，这是 MRAM 手册推荐的 Mode 0（CPOL=0, CPHA=0）。

时钟频率的计算要重点说一下。PIC24 的 SPI 波特率由公式F_SCK = F_CY / (2 * (SPI2BRG + 1))决定，其中 F_CY 是系统指令周期时钟。我的板子用的是 8MHz 晶振，经过 PLL 倍频到 80MHz 系统时钟，F_CY = 40MHz（PIC24 一个指令周期等于两个系统时钟）。MR25H40CDF 最高支持 40MHz SPI 时钟，但工业现场走线长、干扰大，我实测把 SPI 时钟定在 10MHz 比较稳。反推 SPI2BRG 的值：10MHz = 40MHz / (2 * (BRG + 1))，解得 BRG = 1。如果要用 20MHz，BRG = 0，但这时候对 PCB 走线和信号完整性要求就高了。

初始化代码大概长这样：

void SPI2_Init(void) { SPI2CON1 = 0x0137; // 主模式, 8位, CKP=0, CKE=1, 预分频1:1 SPI2CON2 = 0x0000; // 帧模式关闭 SPI2BRG = 1; // 10MHz @ F_CY=40MHz SPI2STATbits.SPIEN = 1; // 使能SPI }

2.3 片选与读写时序的细节处理

MR25H40CDF 的读写命令格式是：拉低 CS → 发送命令字节 → 发送地址（16 位，因为 64KB 需要 16 位地址）→ 读写数据 → 拉高 CS。读命令是 0x03，写命令是 0x02，写状态寄存器是 0x01，读状态寄存器是 0x05。

这里有个容易踩的坑：地址是 16 位，但 SPI 是 8 位传输，所以要分两次发，先发高字节再发低字节。我见过有人把地址当成 24 位发，结果数据全错位。MR25H40CDF 的地址空间是 0x0000 到 0x7FFF，共 32K 地址，每个地址存 16 位数据（因为它是 512Kb = 64KB，按 16 位组织就是 32K 字）。等等，这里要澄清一下：MR25H40CDF 是 512Kb，也就是 64KB，按字节寻址是 0x0000 到 0xFFFF，共 65536 个字节地址。我前面说 32K 字是把它当成 16 位字组织了，实际按字节操作就是 64KB 空间，16 位地址刚好覆盖。

写操作之后必须等待写完成。MRAM 的写周期很短，典型 35ns，但 SPI 传输本身有开销，所以实际写一个字节大概几微秒。判断写完成可以读状态寄存器的 WIP 位（bit 0），WIP=0 表示写完成。不过 MRAM 不像 Flash 那样有漫长的擦除等待，实际测试中连续写几乎不需要额外等待，但为了保险，我还是在每次写操作后轮询一下 WIP 位。

3. 存储协议设计与数据完整性保障

3.1 数据帧结构与校验机制

工业现场的数据不能裸存，必须带校验。我的做法是每个数据记录占 16 个字节，结构如下：前 4 字节是记录序号（递增，用于判断数据新旧），接着 8 字节是实际数据（比如 4 个 16 位采样值），然后 2 字节是 CRC16 校验，最后 2 字节是固定尾标 0xAA55，用于快速判断这个位置是否写过数据。

CRC16 我用的是 CCITT 多项式 0x1021，初始值 0xFFFF。为什么选 CRC16 而不是简单的累加和？因为工业现场电磁干扰强，累加和对双比特翻转的检错能力太弱，CRC16 能检出所有单比特、双比特错误以及大部分突发错误。计算过程用查表法，提前生成 256 项的 CRC 表放在 Flash 里，运行时查表计算，速度很快。

3.2 环形缓冲区与磨损均衡思路

虽然 MRAM 写入寿命近乎无限，但为了管理方便，我还是用环形缓冲区的结构来组织存储空间。64KB 空间，去掉前面的配置区（存设备参数、校准系数等），剩下 60KB 左右做数据区，按 16 字节一条记录算，能存大约 3840 条记录。

环形缓冲区的写指针和读指针存在 MRAM 的固定位置（比如 0x0000 和 0x0002），每次写入新记录后更新写指针。当写指针追上读指针时，说明缓冲区满了，这时候有两种策略：覆盖最旧数据或者停止写入。工业数据记录通常选覆盖最旧数据，保证最新数据永远在。读指针的更新由上位机读取数据后通过命令触发。

这里有个细节：写指针和读指针的更新必须是原子的。如果更新写指针的过程中掉电，指针可能处于半更新状态。我的做法是给指针也加 CRC 校验，上电时先校验指针区，如果 CRC 错误就恢复到默认值或者扫描整个数据区重建指针。扫描重建的逻辑是遍历所有记录，找到序号最大且 CRC 正确的记录作为最新记录，写指针指向它后面。

3.3 掉电保护与写入原子性

掉电保护是这套方案的核心价值。MRAM 本身掉电不丢数据，但问题在于写入过程可能被掉电打断。比如我正在写一条 16 字节的记录，写到第 8 个字节时断电了，这条记录就是半截的。下次上电读的时候，CRC 校验会失败，这条记录就被判定为无效。

为了处理这种情况，我在每条记录写入前先写一个“写入中”标志，写完后再改成“有效”标志。但这样又多了一次写操作，增加了被打断的窗口。更简洁的做法是：利用记录序号和 CRC 双重判断。上电时从写指针位置往前扫描，找到第一条 CRC 正确且序号连续递增的记录，把它作为有效数据的边界。半截记录因为 CRC 错误自然被跳过。

实测下来，MRAM 的写入速度极快，16 字节记录写入时间不到 10 微秒，在这个窗口内掉电的概率极低。但工业设备可能运行几年，概率再低也要防。我的方案是配合一个超级电容或者小容量法拉电容，掉电后能维持 MCU 运行 50ms 以上，足够完成当前记录的写入和指针更新。硬件上在电源输入端加一个 0.1F 的法拉电容，配合一个理想二极管电路，掉电时自动切换到电容供电。

4. 完整读写流程与实操代码解析

4.1 单字节读写函数实现

先看最底层的字节读写。PIC24 的 SPI 发送和接收是同时进行的，发送一个字节的同时会收到一个字节。写函数如下：

uint8_t SPI2_Transfer(uint8_t data) { SPI2BUF = data; while (SPI2STATbits.SPITBF); // 等待发送缓冲空 while (!SPI2STATbits.SPIRBF); // 等待接收完成 return SPI2BUF; }

读 MRAM 指定地址的函数：

uint8_t MRAM_ReadByte(uint16_t addr) { uint8_t val; CS_LOW(); SPI2_Transfer(0x03); // 读命令 SPI2_Transfer(addr >> 8); // 地址高字节 SPI2_Transfer(addr & 0xFF); // 地址低字节 val = SPI2_Transfer(0xFF); // 读数据 CS_HIGH(); return val; }

写函数类似，命令换成 0x02，最后把数据发出去。注意写完之后要拉高 CS，MRAM 在 CS 上升沿才会真正启动内部写周期。

4.2 多字节连续读写优化

单字节读写效率太低，MR25H40CDF 支持连续读写模式：发完地址后，可以连续发送或接收多个字节，地址自动递增。写一条 16 字节记录的代码如下：

void MRAM_WriteRecord(uint16_t addr, uint8_t *buf, uint16_t len) { CS_LOW(); SPI2_Transfer(0x02); SPI2_Transfer(addr >> 8); SPI2_Transfer(addr & 0xFF); for (uint16_t i = 0; i < len; i++) { SPI2_Transfer(buf[i]); } CS_HIGH(); // 等待写完成 while (MRAM_ReadStatus() & 0x01); }

连续读同理，把 0x02 换成 0x03，循环里用 SPI2_Transfer(0xFF) 接收数据。实测连续读写比单字节逐个操作快 3 倍以上，因为省去了每次的 CS 翻转和命令地址开销。

4.3 记录写入与读取的完整流程

写一条记录的完整流程：计算 CRC16 → 组装 16 字节帧 → 从写指针位置写入 → 更新写指针 → 如果写指针越界则回绕。读流程：从上位机指定的序号开始 → 计算对应地址 → 读取记录 → 校验 CRC → 返回数据。

这里有个实操技巧：写指针更新和记录写入之间有一个时间窗口，如果在这个窗口掉电，写指针没更新，下次上电会覆盖这条记录。这其实是可以接受的，因为覆盖的是最新记录，而最新记录可能不完整。更稳妥的做法是先更新写指针再写记录，但这样如果写记录失败，写指针就指向了无效数据。两种方案各有取舍，我选的是先写记录再更新指针，配合上电扫描重建，实际运行两年多没出过数据丢失。

5. 常见问题排查与避坑经验

5.1 SPI 通信失败排查表

5.2 宽温环境下的参数漂移

工业级 -40℃ 到 85℃ 的温漂会影响 SPI 时序。低温下 PCB 走线阻抗变化，高温下 MRAM 的写入电流需求增加。我的经验是：在常温下调通的时序，到了低温可能建立时间不够。解决办法是在 SPI 时钟上留余量，常温跑 10MHz，实际设计按 5MHz 的时序余量来布线。另外 MRAM 在高温下写入电流增大，如果电源纹波大，可能导致写入失败，所以 VCC 端要加 0.1uF 和 10uF 电容组合滤波。

5.3 上电初始化的坑

PIC24 上电后 SPI 模块默认是关闭的，必须先配置再使能。我踩过的坑是：在 SPI 使能之前就拉低 CS 发命令，结果 MRAM 收到一堆无效时钟，状态机乱了。正确顺序是：配置 SPI2CON1/CON2 → 设置 SPI2BRG → 使能 SPIEN → 延时几个周期 → 再操作 CS。另外 MRAM 上电后需要 1ms 左右的稳定时间，初始化代码里加个延时更保险。

5.4 数据校验失败的恢复策略

如果上电扫描发现 CRC 错误，不要慌。先判断是单条记录错误还是大面积错误。单条错误直接跳过，把写指针移到下一条有效记录。大面积错误可能是指针区损坏，这时候触发全盘扫描重建。我写了一个恢复函数，遍历整个数据区，统计有效记录数量和最大序号，重建读写指针。这个过程大概耗时 50ms（3840 条记录全扫一遍），可以接受。

6. 性能实测与方案扩展

6.1 实测数据

在 10MHz SPI 时钟下，实测单条 16 字节记录写入耗时约 8 微秒，读取约 6 微秒。连续写入 1000 条记录总耗时不到 10ms。对比之前用 EEPROM 的方案，同样数据量写入要 5 秒以上，提升非常明显。功耗方面，MRAM 写入电流约 3mA，待机电流 10 微安，对电池供电的现场设备很友好。

6.2 方案扩展思路

这套架构可以扩展的地方不少。比如容量不够可以换 MR25H40CDF 的更大容量型号，或者挂多片 MRAM 用不同 CS 片选。数据安全要求更高的场景，可以在 SPI 总线上加 CRC 硬件校验芯片，或者用双 MRAM 做镜像存储。软件层面，可以把环形缓冲区改成文件系统结构，支持按时间戳检索，不过那就要上更复杂的索引机制了。

我个人在实际操作中的体会是，MRAM 这颗料最大的价值不是速度快，而是让嵌入式工程师从“擦除-写入-等待”的 Flash 思维里解放出来，像操作 SRAM 一样操作非易失存储，代码逻辑简化了一大截。唯一要注意的就是成本比 Flash 高，所以适合那些对数据完整性要求极高、写入频繁、容量需求不大的场景。选型的时候先算清楚写入频率和寿命要求，如果一天写不到 100 次，其实 EEPROM 也能凑合；但如果一秒写几次，那 MRAM 就是唯一解。