Altium Designer铺铜实战：安全间距、EMC与死铜处理全解析

1. 铺铜规则：先把这些参数吃透再说

1.1 安全间距没有你想的那么“死”

做AD20铺铜，我见过太多人一上来就改Clearance，恨不得整板都设成0.2mm，结果打样回来一堆短路隐患。实际上安全间距这个参数，要分网络、分区域、分电压等级来定。我自己的习惯是：常规数字信号与铜皮保持0.3mm以上，电源网络与GND铜皮间距拉到0.5mm，高压部分至少1mm起步。别嫌间距大了占面积，铺铜本来就是拿来填空间的，间距稍微放宽反而能降低走线间的耦合干扰。

在AD20里设置间距的路径是Design → Rules → Electrical → Clearance，先建一个针对GND网络的规则，把GND到其他网络的间距单独放宽，再建一个电源规则。优先级默认就行，AD会按First Match匹配最具体的规则。这里有个容易踩的坑：如果你只改全局Clearance，AD会把不同网络的间距一律套用同一个值，结果把BGA扇出区域的空间全锁死了，扇出走线时总报错。正确的做法是把“同网络间距”和“不同网络间距”分开设，同网络(GND到GND)可以给小一些，比如0.2mm，不同网络再按实际情况来。

另外铺铜的安全间距还和PCB厂家工艺挂钩。常规板厂最小线距能做到0.1mm，但铺铜是一大块区域，只要有一点残铜毛刺，蚀刻时就会因为铜面过大导致侧蚀不均，间距越窄越容易产生细小的铜丝残留。我保守一点，铺铜离信号线至少0.3mm，高压区域再加倍。说到底铺铜的目的不是把板子塞满，而是给回流电流铺一条低阻抗通路，间距留够，效果反而更好。

1.2 连接方式选错，打样回来就该哭了

AD20铺铜里有三种连接方式：Direct、Relief、None。很多人懒得改，直接用默认的Relief(十字花焊盘)，结果大电流走线那几根细细的十字桥一烧就断。我的建议是：大电流网络，比如电源输入、电机驱动、功率地，铺铜连接必须用Direct直接连接，让铜皮和焊盘完全融合，过流面积最大化；而普通的贴片电阻电容这类焊盘，可以用Relief，因为有热隔离作用，焊接时热风枪吹上去不会因为整块铜导热太快而焊不牢。

Relief参数里最关键的是Conductor Width和Air Gap。Conductor Width就是十字桥的线宽，一般取10~20mil，Air Gap是焊盘周围被隔离的间距，通常10~20mil。这四个桥的数量默认是4，我一般不改，但如果你用的是BGA下面的散热焊盘，有时8个桥更好，焊接更均匀。这里有个经验：AD20的Relief对圆形焊盘和方形焊盘的画法不一样，方形焊盘上十字桥有时候会偏短，看起来像没连上，实际是连上的，不用慌，打开3D视图看一眼或者用DRC跑一遍就知道了。

还有一点容易被忽略：Polygon Connect Style里有个Approach，决定铜皮逼近焊盘的方式。默认是直接从铜皮边缘拉线过去，但如果你整板都想要平滑过渡，可以把Approach改成Direct或90°方式，铜皮边缘会更规整。我踩过一回，铺铜完成后边缘全是锯齿状，其实就是Approach和网格尺寸没配合好。网格设成0.5mm，Approach却用默认值，结果铜皮边界歪歪扭扭，看着特别难受。

1.3 网格铺铜到底什么时候该用

实心铜和网格铜之争，几乎每个画板群都能吵起来。我的结论很直接：除非有明确散热或结构需求，默认用实心铜。AD20里Polygon Pour模式里有Solid和网格(90°/45°)之分，网格铜看起来高大上，但它的阻抗特性完全不可控，你没法精确计算网格间隙对信号的影响。高频电路里用网格铜，等于在平面上开了无数个小孔，回流路径被割断，EMC问题只会更严重。

网格铜真正实用的场景是：大面积的顶层铜皮下面有另一层关键信号线时，或者你想让同轴电缆焊接位有通风散热空间时。这时候把网格设成45°、网格宽度10mil、间隙20mil，既保留了部分屏蔽作用，又不会形成一整块铜皮那种大面积耦合。注意网格铺铜有个坑：死铜检测会在网格间隙里报出一堆孤岛，尤其是网格线宽度太细的时候，AD20会把每个网格交点识别成独立铜块，你得在Removed Dead Copper选项里勾选，或者把网格线加粗到15mil以上才能减少碎铜误报。

2. 铺铜别只图好看，EMC才是关键

2.1 电机板铺铜为什么越铺越糟糕

“电机上面铺铜会导致高EMC”这个说法乍一听反直觉，铺铜不是屏蔽干扰吗？怎么反而制造了干扰？我拆过好几块电机驱动板才彻底想明白。电机本身是强干扰源，电刷换向或者PWM换相时产生大量的高频谐波。如果你在电机本体正上方或者紧邻电源桥臂的位置大面积铺铜，这块铜皮就像一个大天线，把电机发出的高频噪声辐射得明明白白。而且电机运行过程中温度变化大，铜皮热胀冷缩产生的机械应力还会在过孔处撕裂焊盘。

正确做法是把铺铜集中在电机走线下方，而不是电机正上方。电机驱动信号线、电源线下面铺完整的地平面，让大电流形成的小环路被地平面兜住。同时把电机本体区域用禁止铺铜区或者Keepout隔开，铜皮远离电机至少2~3mm，切断辐射耦合路径。另外电机驱动板的高频振铃主要来自走线电感，铺铜再多也解决不了，关键是把栅极驱动电阻调小、走线尽可能短粗。

还有一个我反复跟人强调的细节：电机上面的散热片如果接了大面积铜皮，会形成散热片到地的寄生电容，PWM开关瞬间在这个寄生电容上流过大量共模电流，EMI反而飙升。所以电机桥臂的散热焊盘下面别铺整片地，改成网格或者干脆断开，必要时用磁珠跨接。

2.2 回流路径和过孔、地孔的配合

铺铜能起作用的核心逻辑是给信号提供最短、最完整的回流路径。电流永远走阻抗最低的路径返回源端，如果信号在顶层走，你切了一块地铜皮在底层，回流电流就得绕一大圈，环路面积变大，对外辐射增强。我在AD20里排查这类问题的方法很简单：打开View → Board Planning Mode，或者用高亮网络看一下当前信号线的正下方是不是完整的GND铜皮。如果不是，要么把信号线换层，要么在信号线旁边每1~2cm打一个地过孔。

地过孔不是越多越好。孔间距如果小于信号波长对应的电气长度，铜皮会被打成筛子，反而破坏平面的连续性。我的经验是，低速数字板地过孔间距放松到3~5mm都行，高速板或电机驱动板建议沿信号线两侧错开排列，孔的间距控制在1~1.5mm以内。过孔直径常规用0.3mm成品孔，外径0.6mm，扇出时不会把旁边的信号线挤崩。

铺铜和过孔配合还有一个避坑点：如果底层铜皮是一整块GND，顶层又想给模拟电路单独铺一块AGND铜皮，这两块铜皮之间绝对不能大面积重叠，否则会形成一个大平板电容，把数字噪声耦合进模拟地。要用0欧电阻或者磁珠单点连接，AD20里通过Set Net Names把两块铜皮设成不同网络，再在合适的位置放一个连接点。

3. 禁区、死铜与DRC：铺铜后的必修课

3.1 禁止铺铜区怎么划最合理

AD20里划定禁止铺铜区域，我知道的就有三种方式：Keepout层画线、Polygon Pour Cutout、在Room规则里禁止。Keepout是最直接的，在Keepout层用Line画一个闭合区域，铺铜会自动避让。但它的缺点是Keepout也会影响走线，你本来可能只想挡住铜皮，结果连信号线也被赶走了。所以如果需要“只挡铜皮、不挡走线”，我建议用Polygon Pour Cutout，这是专门干这个事的工具。

操作路径是Place → Polygon Pour Cutout，画好闭合形状后，铜皮刷新时会自动在区域内辟出一个空洞。我在电源板上经常用这个功能把高压爬电区域里的铜皮挖成U形槽，既保证了爬电距离，又不影响低压侧走线和元件布局。Cutout有个细节：它只对当前铜皮有效，如果你整板有上下两层铜皮，得给每一层都放一个Cutout，别只放一次就以为两层都切了。

Room规则方式适合更复杂的场景，比如BGA下方的过孔密集区，或者两个隔离电源之间的“隔离带”。在Design → Rules → Placement → Room Definition里创建一个Room，然后在这个Room内部放一个Clearance约束规则，让铜皮在该区域内与特定网络强制保持大间距。这个方法层级复杂，容易把自己绕晕，我一般只在隔离度要求极高的板子上才用，普通板上用Cutout就够了。

还有一点必须提醒：无论用哪种方式划禁区，划完一定记得Repour全部铜皮，否则铜皮还是老的形状，DRC也检测不出问题。AD20里Tools → Polygon Pour → Repour All，快捷键是TGA，我每次改完铜皮形状都按这个组合。

3.2 死铜、碎铜和孤岛铜的处理艺术

死铜是指铺铜时被信号线或者其他铜皮完全包围、与主铜皮断开的孤立铜块。这些孤岛铜留着只会当天线，必须清掉。AD20的铺铜属性面板里有Remove Dead Copper选项，勾上然后重新铺一遍，死铜就自动清理了。但这里有个细节：如果铜皮是分成多个网络铺的，比如模拟地块和数字地块，那些“孤岛”可能是另一块网络的合法铜皮，Remove Dead Copper会把它们也删了，导致你辛辛苦苦布的模拟地没了。所以我勾选Remove Dead Copper之前，会先检查当前铺铜网络里有没有故意分开的铜皮区域，有的话做一次Cutout区分或者把Remove Dead Copper关掉，手动去删真正不需要的碎铜。

碎铜则是铺铜边界和细长信号线交错时，产生的一堆尖角和细丝。这东西不仅丑，蚀刻时也容易形成尖端放电效应，高电压场合特别危险。对付碎铜的有效办法是：先把最小铜皮尺寸参数提高，在铺铜属性里把Minimum Primitive或者网格最小宽度限制在5mil以上，让AD自动忽略那些细到离谱的铜丝。如果已经铺完发现有碎铜，最简单的手动清理方法是放一个Fill或者Polygon Pour Cutout把碎铜区域覆盖掉，再重新铺铜。千万别一根根去删，删到天亮删不完。

DRC是最后一道防线，我的习惯是铺完铜后跑一次完整的DRC，重点关注Clearance Constraint、Short-Circuit Constraint、Un-Routed Net这三类错误。很多新手对DRC报出来的红色错误很恐慌，其实不少是铺铜和焊盘间距的假消息，你只要点进去看看是不是GND网络与自身报错，如果是，说明规则里同网络Clearance没设置好，在Rules里给GND加一条Same Net Only规则就行。

4. 铺铜以外的几个高频操作，一并搞定

4.1 扇出规则：BGA和高密度板卡的救命稻草

AD20的Fanout功能对新手来说是个“用好了飞起、用不好惨烈”的操作。很多人直接选中器件然后点Fanout Component，结果线路绕得乱七八糟，焊盘上还冒出过孔打架，最后只能手动一根一根修。扇出之前，请先设置规则：Design → Rules → Fanout Control，里面可以选Fanout Style（扇出风格），分为BGA、LGA、SOP三种模板，BGA模板会自动以翼型方式向外扇出，SOP模板则偏向走直线。选择错误的模板是扇出失败最常见的原因。

BGA扇出有几个重点参数要提前在规则里定好：Via Diameter(过孔外径)和Via Hole Size(孔径)，它们决定了扇出线能不能从两个焊盘中间挤过去。我习惯用0.3mm孔/0.6mm外径。Fanout Direction选Outward(向外)还是Inward(向内)要看BGA封装的焊盘间距，间距不足0.5mm的，只能往外扇；间距够大的，适当往里扇出可以节省周边空间。最后还要设置Power/GND网络是否允许Via Under SMD（焊盘下打过孔），这个选项默认是关的，但如果你做的是高密度HDI板，允许电源网络在焊盘下打孔能大幅缓解走线压力，前提是板厂支持盲埋孔工艺，否则千万别勾，焊盘下直接通孔会让锡膏漏穿。

我自己的BGA器件扇出流程是这样的：先给电源网络设置独立的过孔规则，再设置扇出规则里的过孔参数，然后选中所有BGA封装，执行Fanout Component。扇出来的线如果有个别横穿相邻焊盘的，立刻在Properties里修改Fanout Style的线宽和过孔大小，千万别手动拖动那些已经打过孔的短线，拖几根你就想哭。扇出完成后一定要做一次DRC，检查BGA区域是否有间距报错。

4.2 位号镜像：装配图反了可是一场事故

位号镜像这个需求，出现频率比想象中高得多。尤其是把PCB板子放到背面看时，顶层位号方向如果还是沿用的原理图视角，就会和丝印实际方向反着，贴片厂看装配图时就容易摆反元件。AD20里做位号镜像有几个层面：在PCB编辑器中，选中一个或多个元器件，按快捷键X可以实现左右镜像，按Y可以上下镜像。但丝印位号的镜像更常用的是通过Tools → Footprint Alignment Tools → Mirror/Flip来反向。

这里有个细节容易搞混：镜像元件本身和镜像位号文字是两码事。只有镜像位号文字，又不改封装方向时，可以在PCB界面选中文字，右键Properties里把Text的Orientation反转90°，或者用F+A快捷键打开Alignment工具，把位号统一放在元件中心或固定位置。我做装配图时通常会把顶层所有位号都Mirror到“从背面看也是正向”的状态，这个操作分层做：先在Filter面板里只选中Top Layer的文字，然后执行镜像，避免把底层元件位号也一起转倒。

如果你的板子正反面元件都很多，建议养成用层颜色区分位号的好习惯：顶层位号白色，底层位号黄色，这样一眼就能看出哪个面朝上，镜像的时候也有参照。这个在View → Board Planning Mode或者Layer Colors里设置，颜色标识比文字方向直观得多。

4.3 坐标文件生成：SMT贴片厂最关心的那一张表

AD20生成坐标文件，路径是File → Assembly Outputs → Generates pick and place files。操作很简单，但参数设置有一堆坑。首先是格式，我一般选CSV格式，单位选毫米，小数点保留3位，这样的文件贴片机程序最通用。接着是基准点（Reference Point），一定要跟你在PCB上设置的板边定位孔保持一致，否则贴片机找不到原点，所有坐标都会偏移。AD20的基准点在Edit → Origin → Set里面设，生成坐标文件前先确认坐标显示的数值和设置的原点一致。

生成出来的坐标文件里，最重要的三列是Mid X、Mid Y和Rotation。很多人忽略Rotation，但贴片机就是靠这个角度把元件转到正确姿态的。如果你的设计里有些元件是90度旋转放置的，这个值会反映出来，贴片编程时需要同步到贴片机料站文件。还有分层问题：顶层和底层元件的坐标要分开放置，CSV文件里会有Layer列，方便贴片机按面切换。

我做SMT试产时吃过一次亏：坐标文件里有一部分二极管的正负方向反了，贴片厂照着贴完，整板通电就烧。后来我自己每次生成完坐标文件，都会用Excel打开，随机抽查三四个元件，跟PCB编辑器里的实际位置手动比对一下方向和坐标，尤其是极性器件。这种事情不出错则以，一出错就是整批板子报废。

4.4 Gerber导出与钻孔文件的那些坑

AD20导出Gerber，核心路径是File → Fabrication Outputs → Gerber Files。第一个坑就是格式选择：现在板厂基本都接受RS-274-X格式（含嵌入式光圈），如果选成老的274-D格式，出厂Gerber里会带一堆D码光圈表，国内不少板厂读取时容易乱。接着是单位：千万要和你在PCB里用的单位一致，我习惯用英制mil，导出时Gerber Setup里如果悄悄切成毫米，所有光绘层的尺寸都会偏。

层选择方面，不少新手只勾Top Layer和Bottom Layer就导出发给板厂，完全忘了丝印层、阻焊层、钻孔层。实际上一个完整的干制Gerber至少需要：GTO(顶层丝印)、GTS(顶层阻焊)、GBO(底层丝印)、GBS(底层阻焊)、GTL/GBL(电路层)、以及钻孔层。AD20里对应焊盘开窗的阻焊层一定要勾，不然板厂做出来表面看不到焊盘，全部被绿油盖住，你板子就废了。我每次发板之前还会在CAM350或者AD自带的Gerber Viewer里把导出的文件重新看一遍，确认所有层都能对齐，钻孔文件能正常显示。

钻孔文件，也就是NC Drill Files，很多人以为导出Gerber时已经包含钻孔了，其实没有。你得单独执行File → Fabrication Outputs → NC Drill Files，选择与Gerber相同的单位和格式导出。AD20的钻孔文件默认是Excellon格式，这个没问题，但记得把Decimal Places选成3位，精度不够时异形孔或密集孔环会出现几十微米的偏移，高速板就翻车了。

5. 元器件库与3D模型：“只显示框”背后没那么简单

5.1 元器件库缺失时的自救方案

AD20自带库里常用器件并不多，很多新元器件的封装根本找不到。我遇到最多的情况是：原理图里放了一个标题写着“CAP”或者是“HEADER”的元器件，PCB里一更新才发现封装是空白的。这时候第一反应不是去网上下载整库，而是先看这个器件是否真的在AD的Library里存在。AD20有一个Library Search功能，可以在Manufacturer Part Search面板里在线搜，如果没有网络或者库文件没有索引，先用自带库里的通用封装顶上，比如电容电阻用C0603、R0603。

如果你从网上下载了一个集成库（.IntLib），想把它装进AD20，注意它解压出来很可能是.SchLib和.PcbLib的分离文件。直接用Integrated Library编译导出版本和安装版本的库类型有可能不兼容。我的做法是：把下载的.PcbLib文件复制到我的个人库目录，在AD20的Library管理器里添加路径，这样PCB编辑器就能直接调用封装。原理图符号如果缺失，简单画一个矩形加两个管脚就行，信号完整性没那么讲究的电路完全够用。

库管理还有个进阶技巧：同一个器件对应不同厂家的封装，比如同一种MPU芯片可能有LQFP、BGA、QFN三种封装，我习惯在封装描述里加上Footprint Name，比如“LQFP48”，这样在原理图里就能直接选择对应封装，不用每次画PCB前手动改。这个习惯能省很多时间，尤其是多版本维护的项目里。

5.2 3D模型只显示框的五种解法

AD20里元件3D模型显示成空心线框是最让人抓狂的问题之一。明明封装已经关联了STEP模型，3D视图里就是一根根框线，完全看不出外形。我排查过很多次，基本包括下面几种原因：

第一种是STEP模型文件路径失效，模型文件被移动过或者删了，AD加载不到模型体，就会用简单几何框替代。这种情况打开PCB库编辑器，双击3D Body，重新浏览选择模型文件。

第二种是3D Body的Layer设置不对。AD20里3D模型必须放在Mechanical Layer 13(3D Body层)或者Mechanical Layer 14(3D Body Stop层)上，如果你不小心放在了其他机械层，3D预览时就只显示模型没有渲染。在3D Body属性面板里直接检查Layer栏。

第三种是显卡和3D渲染模式的问题。AD20的配置要求不高，但集成显卡在部分驱动版本下，3D视图渲染STEP模型时会出现显示bug，只显示线框。解法是打开Preferences → PCB Editor → Board Insight Display，把Display Options里的Use Domain per Item勾上，或者试试View → Board Planning Mode再返回3D模式，强制刷新一次。

第四种是STEP模型版本太新。SolidWorks近年导出的STEP AP214等高级格式，AD20老版本解析不了，要么让提供模型的人另存为STEP AP203，要么升级AD到新版。我自己遇到过两次，都是让对方转成AP203后就好了。

第五种是PCB编辑器的3D模式没开“实体渲染”。如果左侧面板里勾选的是“Transparent”或者“Wireframe”，那所有模型都会变成框线，在View面板里切换成“Solid”就行。这一点最简单也最容易忽略。

6. 常见问题速查与老油条的避坑笔记

6.1 铺铜高频异常速查表

6.2 铺铜日期与覆铜命名：项目管理的小习惯

很多人的PCB工程里，板子上铺了四五块铜皮，全是用默认的Polygon1、Polygon2命名。改版第三次之后，你可能自己都忘了哪块铜皮管哪个区域。我强烈建议在铜皮属性里的Name栏给它起一个有意义的名字，比如“GND_MAIN”、“AGND_ANA”、“PGND_POWER”，这样你在分层管理、规则设置、输出3D预览时，一眼就能看懂整板的电源网络铺设情况。

同时养成每次铺铜操作完记录日期的习惯。AD20的铜皮属性里有一个Last Modified字段，但默认显示得不够直观。我通常在内部评审时截屏一张3D视图，标注清楚什么日期做了什么区域的铜皮修改，放在工程目录下的Readme文件里。这个习惯看起来多余，但在你三个月后重新打开一个老工程，或者同事接手你的项目时，比任何沟通都高效。

6.3 铺铜性能与Final Check清单

最后分享一个我每次投板前都会跑一遍的最终检查清单，照着走完基本不会出大问题:

• 所有GND孔是否都连接到了铺铜网络，CPU、电源芯片下方的散热焊盘是否漏打了过孔
• 铺铜和信号线间距DRC报错数是否清零
• 电源输出电容的地端到整个铺铜区域的回流路径，最短距离是否合理
• 死铜清理后，有没有误删模拟电路和数字电路之间的特殊连接铜皮
• 3D视图里所有器件实体是否正常显示，有没有元件封装缺失或旋转角度异常
• Gerber导出前是否已经生成最新的钻孔文件，放到同一个文件夹里
• 坐标文件的Rotation值是否与CAD数据一致，原点是否和板边定位孔对齐

这张清单用久了会变成肌肉记忆。铺铜这件事，说到底就是耐心和细节的堆叠，你把它当成“把铜皮铺上去就完事了”的简单操作，后面EMC整改、装配问题会教你重新做人。每次看到有人完全不检查死铜和间距就发板，我都想把这篇文章摔在对方桌上——可惜现实是，自己踩一遍坑，比看十篇文章都管用。