Cadence Allegro 17.4 PCB封装制作全流程：从焊盘到丝印实战详解

1. 为什么封装这一步，直接决定你后面的板子能不能画得下去

先把这个话题摆到桌面上：很多刚接触Cadence 17.4 Allegro的工程师，最容易犯的一个共同错误，就是急着去画原理图、摆器件、走线，结果到了布局阶段才发现——库里面要么找不到自己需要的封装，要么找到的封装焊盘尺寸、丝印方向、装配层信息全是乱的，最后只能一边画板一边改封装，改到半夜，还容易出一堆低级错误。

我自己早年也走过这段弯路。那时候用别的EDA工具，封装库相对“傻瓜化”，点了就生成，不太需要关心底层的焊盘结构。换了Allegro之后，第一反应是“这东西怎么这么麻烦”，一个封装要从焊盘开始一个个建，Padstack Editor、Package Symbol、Assembly、Silkscreen、Place_Bound……一层层弄下来，头都是大的。但等我真的把一套完整的封装制作流程跑通之后，回头看才发现，Allegro这种“把每一步拆开、交给你自己控制”的设计哲学，其实才是保证封装质量最可靠的方式。

这篇教程，就是把我用Cadence 17.4 从零开始制作一个完整PCB封装的完整过程，一步一步拆给你看。从打开Padstack Editor创建焊盘，到Package Symbol里画封装本体，再到丝印、装配层、Place_Bound、位号、栅格点、高度信息，最后到如何检查、保存、调用，全部走一遍。不管你是刚入门的学生，还是从其他工具转过来、被Allegro的封装流程折磨过几天的工程师，这篇都适合你。我会把每个菜单在哪里、每个参数为什么这么填、哪些坑是我实际踩过的，都尽量说清楚。

需要先说明一点：不同芯片的封装类型（直插、表贴、BGA、QFN、异形焊盘等）在细节上会有差异，但底层的制作逻辑是完全一致的。你只要把一套标准表贴封装做透了，其他类型的封装，无非是在这个框架上做参数调整和地方性变通而已。

2. 动手之前，先把焊盘这件事彻底想明白

2.1 焊盘不是“一个金属块”，而是一组图层的集合

在Allegro里面，焊盘（Pad）和封装（Symbol）是两套完全独立的文件体系。焊盘文件以.pad结尾，封装文件以.dra和.psm结尾。很多新手一上来就懵，就是因为搞不清楚这两者的关系。

我先打个比方：如果把PCB封装比作一栋房子的户型图，那焊盘就是每一个房间的门窗规格。门窗规格决定了你未来能不能顺利装上门窗、家具能不能搬进去；焊盘规格则决定了元器件引脚和PCB铜箔之间能不能形成可靠的电气连接和机械连接。Allegro为什么强制你先做焊盘再做封装？因为一个封装是由多个焊盘组合而成的，焊盘做错了，封装就是空中楼阁。

一个完整的表贴焊盘，在Allegro里通常需要定义以下关键图层：

• BEGIN LAYER：顶层焊盘，也就是你实际看得见、摸得着的那个金属焊盘，对应PCB顶层铜箔。
• SOLDERMASK_TOP：顶层阻焊开窗，也就是绿油（或其他颜色阻焊油）开口的大小，通常比焊盘本身大一点点，确保焊盘不被绿油覆盖。
• PASTEMASK_TOP：顶层钢网层，用于SMT贴片时锡膏印刷的开窗，通常和焊盘等大或略小。
• SOLDERMASK_BOTTOM（如果是通孔或底层焊盘才需要）：底层阻焊开窗。
• 对于通孔焊盘，还有DRILL（钻孔）层、FLASH（热焊盘）等，这些需要根据孔径和连接方式单独设置。

很多新手会问：为什么BEGIN LAYER和SOLDERMASK_TOP的尺寸不一样？我在实际项目里见过有人把这两个层的尺寸建得一模一样，结果板厂生产时因为对位公差，绿油盖住了焊盘边缘，贴片后虚焊率明显上升。常规做法是阻焊开窗比焊盘每边大0.05mm到0.1mm，保证有足够余量。当然，如果是细间距器件，阻焊桥太窄时，也可以选择按1：1开窗，甚至不开阻焊桥，但这需要和板厂确认工艺能力，不能自己想当然。

2.2 Padstack Editor界面的几个关键参数，最好一次设对

在Cadence 17.4中，打开Padstack Editor的路径是：开始菜单→Cadence→Release 17.4-2019→PCB Editor Utilities→Padstack Editor。也可以在Allegro PCB Editor里直接输入命令padstack_edit，或者在Setup→User Preferences里绑定快捷键。我个人习惯在Allegro里调用，因为可以边看封装边改焊盘，不用来回切换窗口。

创建新焊盘时，File→New，弹出来一个选择界面，注意这里有三个选项：

• Padstack：普通的焊盘文件，后缀.pad。
• Flash symbol：热焊盘符号，后缀.fsm，是负片层使用的，多在电源层、地层大面积覆铜时使用，日常表贴封装用不到，但通孔器件做散热焊盘时可能会用到。
• Symbol：这个是给机械焊盘用的，很少用到。

选择Padstack，输入文件名，比如我要做一个0805贴片电阻的焊盘，命名为R0805_60x90（含义是焊盘尺寸0.6mm x 0.9mm，具体命名规则可以根据公司规范来）。接下来进入参数设置界面，这里我挑几个最容易出错的地方详细讲：

Layer选项卡里的参数：

Drill/Slot（仅在通孔焊盘出现）：

通孔焊盘的钻孔直径，一般设置为元件引脚直径+0.2~0.3mm。比如一个0.8mm引脚的直插电阻，钻孔可以设1.0mm到1.1mm。孔径太大，焊接时焊锡容易流走，孔壁铜厚也会影响可靠性；孔径太小，引脚插不进去，强行插还会损坏焊盘或引脚。

单位问题我单独拎出来说：Allegro默认单位可能显示的是mil或micron，新建焊盘时在Setup→Design Parameter Editor里把Display单位改成mm，不然你看到0.6还以为是毫米，实际是0.6mil，那就差出一个数量级了。我见过不止一次，有工程师把焊盘尺寸输错三个数量级，画出来的封装在PCB上小到看不见，还以为是软件显示问题，查了半天才发现是单位错了。

2.3 热焊盘（Thermal Relief）和反焊盘（Anti Pad）到底要不要填

这个知识点主要针对通孔焊盘和过孔，但做封装时也可能会用到，这里顺便说清楚。

在负片层（电源层、地层通常画成负片），铜箔是默认保留的、走线是“挖掉”的。焊盘连接到负片铜箔时，如果你做的是实心连接，大面积铜箔会把焊盘的热量全部导走，焊接时温度上不来，就会出现冷焊。所以要在负片层上做“花焊盘”，也就是热焊盘——焊盘和铜箔之间通过几根细的连接筋相连，既保证电气连接，又减少散热面积。

在Padstack Editor里，对应的就是FLASH层。你需要先在Padstack Editor里创建一个Flash symbol（后缀.fsm），设置内径、外径、连接筋数量（通常是4个，夹角45度），然后在通孔焊盘的FLASH层里去调用它。如果这里不填，负片层上焊盘和铜箔的连接关系就是断开的，或者被默认的空心圆环隔开，最终光绘出来电源层在这个焊盘附近就是孤立的，电气上就不通了。

我做过的很多项目中，直插电解电容、变压器引脚这类大电流通孔器件，我都会给它们在电源/地层单独设计热焊盘。实际操作时，Flash symbol的内径需要比钻孔直径大0.2mm左右，外径则根据焊盘环宽计算，连接筋宽度通常取0.25mm到0.5mm，具体取决于电流大小。这一步虽然繁琐，但如果你做的是电源板，或者涉及到多层板内层电源分割，提前把Flash做好，后面能省大量返工时间。

3. 在Package Symbol里把封装“画”出来，这些命令要摸透

3.1 新建Package Symbol：从单位、栅格到绘图原点

焊盘准备就绪后，开始画封装本体。打开Allegro PCB Editor，File→New，选择类型为Package Symbol（.dra文件）。注意不要选成Board或Module。

进入界面后，首先要做的还是设置单位：Setup→Design Parameter Editor，在Design选项卡里，把User Units改成Millimeter，精确度（Size）一般保留小数点后两位或三位。精确度我用3位，因为有些器件引脚间距是0.5mm、0.65mm，保留两位在某些坐标偏移计算时会出现舍入误差，虽然是微米级的，但积累起来也够你喝一壶的。

接下来是设置栅格（Grid）：Setup→Grids，把Non-Etch（非走线层）的X、Y栅格设为0.05mm或0.1mm。画封装时坐标控制非常重要，我推荐开启全栅格捕捉（Snap to Grid），在绘图过程中，你可以用右键的Snap Pick to→Grid Point来精确捕捉。如果你习惯用坐标输入，可以直接在命令行输入x 10 10这种格式来跳转到指定坐标点，这在精确放置引脚时比鼠标点击快得多。

绘图原点建议放在封装的中心，这样在PCB布局时，以原点为参考来旋转、移动封装会非常方便。尤其是做对称封装时，以中心为原点，左右焊盘坐标天然对称，根本不需要计算。

3.2 放置焊盘：Pin的编号顺序是有讲究的

在Package Symbol界面里，放置焊盘的命令是Layout→Pins，或者在右侧面板直接点Place Pin图标。快捷键默认是P。点击后弹出一个Options窗口，里面需要你选择：

• 焊盘文件（Padstack Selector），也就是你刚才做好的.pad文件
• 位号（Ref Des），说明你放置的是1号引脚、2号引脚等
• 旋转角度
• 数量，比如要一次放一排，可以填数量和间距

这是整个封装制作中最需要细心的一步。引脚编号顺序必须和原理图符号的引脚号一一对应，一旦这里错乱，导入PCB后网络连接就是乱的。IC类器件尤其要注意：1号引脚的位置决定了整个封装的极性方向，比如QFP芯片，1号引脚在左上角，逆时针编号；如果放反了，芯片转180度，引脚全部对不上。

放置焊盘时，我习惯用坐标方式精确控制。比如做一个SOIC-8封装，引脚间距1.27mm，两排引脚间距（跨距）6.0mm，那么左右两排的中心坐标分别是X=±3.0mm，Y从-4.445mm到+4.445mm（8个引脚，7个间距）。我直接在命令行输入坐标，逐点放置，每次放置后检查Options窗口里的Pin Number是否正确递增。

对于QFN这类底部有大面积散热焊盘的器件，散热焊盘通常用编号0（Pin 0）或者单独的散热焊盘编号（如25、49等），具体看器件手册怎么定义。Allegro支持一个封装里有不同形状、不同尺寸的焊盘，这点不用担心。

放置完焊盘后，用Layout→Pins的Options窗口里那个“Check”按钮（有的版本叫Done前的预览），可以快速查看每个焊盘的坐标和编号。这里我教你一个小技巧：先用Tools→Report→Pins报告一下，生成一个当前封装的引脚列表，里面有每个引脚的编号、坐标、焊盘名称。把这个报告和芯片手册里的引脚图挨个对照一遍，比你肉眼在屏幕上数要可靠得多。

3.3 封装本体轮廓：画的是“器件占位面积”，不是“3D模型”

画完焊盘，接下来画封装的外框轮廓。这里用的命令是Add→Rectangle、Add→Line或者Add→Cline。注意，画在不同图层上的线，含义完全不同：

• Assembly Top（装配层）：是给贴片机看的器件轮廓，也用于装配图和文件输出，通常画在器件本体的边缘，比实物略大0.1mm左右，线条宽度可以用0.127mm（5mil）左右。
• Silkscreen Top（丝印层）：是给板厂印在PCB表面的白色丝印线，是给维修、焊接人员看的，通常画在器件本体外缘再往外扩0.2mm左右，线宽0.15mm到0.2mm（6~8mil），需要确保丝印不会被焊盘吃掉。
• Place_Bound Top（占位边界）：是给布局布线用的，用于定义这个器件在板上占用的空间范围，包括器件本体、引脚和可能有的散热区域。这个边界画对了，Allegro的DRC才能正确检查器件之间是否打架。Place_Bound的尺寸比Assembly层再大一圈，通常每边外扩0.5mm到1mm，具体根据器件类型和工艺要求来。

用通俗的话来理解：Assembly层是“器件的真实身材”，Silkscreen是“给丝印机画的站位示意”，Place_Bound是“给布局工具画的一堵隐形的墙”。

画丝印时还有几个容易被忽视的细节。比如电容、二极管这类有极性标识的器件，需要在丝印层上加一个极性标记（一个圆点或一条粗线）。又比如QFN、BGA这类封装，1号引脚附近一定要画一个明显的圆点或斜角标记，方便焊接后人工检查方向。很多工程师画到这里嫌麻烦，随便画个方框就算完事，但在实际维修和调试时，这个标记能帮大忙。

3.4 位号、高度、器件型号这些“看不见的信息”，同样重要

封装不只是图形，它还是一组数据的集合。在Package Symbol里，你还需要加上：

• Ref Des（位号）：就是U1、R1、C1这些。放置时用Layout→Labels→RefDes，选择Silkscreen Top和Assembly Top两个图层都要放置，装配层和丝印层的位号位置可以相同，也可以分开调整。位号的字体大小，丝印层建议字高0.6mm到1mm（根据器件大小定），装配层可以稍大，比如1.2mm。
• Device Name（器件型号）：比如“ATMEGA328P-AU”、“RC0805FR-0710KL”，放在Assembly Top层。这个信息主要是给BOM（物料清单）和信息管理系统用的，虽然在图形上表现得不明显，但在输出制造文件时，它会被自动导出到BOM中。如果这一步漏了，后期整理BOM时你就要手工一个一个去补，别问我怎么知道的。
• Height（高度）：在Setup→Areas→Height里设置。器件的高度信息对于那些需要计算3D空间干涉的结构设计至关重要，比如外壳高度只有10mm，板上的器件高度却设了12mm，结构检查时就会报警。设置高度时，要给这个封装画一个高度边界，通常直接选中Place_Bound的外框，在属性里填上高度值（比如1.6mm）。

Allegro还支持更多自定义属性，比如Power Dissipation、Pin Delay等，这些在一般的封装制作中不需要全部填，但器件型号、高度、位号这三个，强烈建议每次做封装都填完整，养成习惯后，你后面建BOM、出装配图、做结构干涉检查都会轻松很多。

4. 从焊盘到丝印的完整操作流程：以SOT-23封装为例，每一步都给你看清楚

理论讲得再多，不如实际操作一遍。我这里用一个最典型的SOT-23三极管封装来做示例。为什么选SOT-23？因为它小、常用，而且包含了三个焊盘和一个散热焊盘（部分型号有），封装结构有一定代表性；更关键的是，SOT-23的丝印极性方向搞错的人特别多，借这个例子讲清楚，你以后做任何封装都能避开低级错误。

4.1 第一步：查手册，拿数据

拿到一颗SOT-23封装的管子，不要凭经验脑补尺寸，去芯片官网下载它的封装推荐焊盘图（Recommended PCB Layout）。以一颗常见的MMBT3904为例，它的封装数据大致是：

• 引脚间距：1.90mm（中心到中心）
• 两排引脚跨距：2.40mm（中心到中心）
• 引脚宽度：0.60mm（典型）
• 焊盘推荐尺寸：1.00mm x 1.00mm（根据手册推荐焊盘图，实际焊盘比引脚宽大，方便焊接）

这些数值在画焊盘和放置引脚时要用到。很多新手的封装画得“约莫差不多”，其实是不行的。PCB制造有公差，焊接有公差，封装尺寸一点偏差，贴片时就会出现立碑、虚焊、连锡。数据一定要从手册里来。

4.2 第二步：做焊盘文件

打开Padstack Editor，新建一个Single类型的焊盘，命名为SOT23_PAD_1x1（名字随你，但建议带有尺寸信息，方便后续查找）。

• BEGIN LAYER：Shape选Rectangle，Width=1.00mm，Height=1.00mm
• SOLDERMASK_TOP：Width=1.10mm，Height=1.10mm（每边大0.05mm）
• PASTEMASK_TOP：Width=0.95mm，Height=0.95mm（比焊盘小0.05mm，减少锡膏外溢）

这里注意一个细节：对于SOT-23这种引脚间距1.90mm的器件，三个焊盘之间的间距足够大，阻焊桥完全留得住，所以阻焊开窗做大0.05mm没有问题。但如果你做的是引脚间距0.4mm的QFP或0.3mm的BGA，阻焊开窗就必须谨慎了。这时我会把SOLDERMASK_TOP设置成和BEGIN LAYER等大，甚至需要和板厂确认能否做“焊盘间无阻焊桥”的工艺。所以每一个参数都不是死板的，是要根据实际情况灵活调整的。

4.3 第三步：新建Package Symbol并放置焊盘

打开Allegro PCB Editor，File→New，Type选Package Symbol，文件名SOT23_MMBT3904，保存路径放到你的库目录（比如C:\cadence_lib\symbols）。

进入界面后设置单位和栅格。然后在Options里选择焊盘文件SOT23_PAD_1x1，开始放置引脚：

• Pin 1：坐标（-0.95mm, -1.20mm）
• Pin 2：坐标（0mm, -1.20mm）
• Pin 3：坐标（0.95mm, -1.20mm）

等一下，SOT-23是三个引脚在一排，但它的实际引脚分布是引脚1、2、3在一边，引脚4（散热焊盘，如果有）在另一边，或者有的SOT-23三极管的引脚布局是1、2、3在一条边上。不同厂家的定义略有不同，所以一定要看手册上的顶视图（Top View）引脚分配图。

这里我用一个典型布局：Pin 1在左边（-0.95, -1.20），Pin 2在中间（0, -1.20），Pin 3在右边（0.95, -1.20），另外在对面还有一个散热焊盘（如果有的话）在坐标（0, 1.20）。但很多SOT-23封装没有散热焊盘，那就只有三个引脚，这一点要确认清楚。

有的芯片是SOT-23-5、SOT-23-6，引脚数量不同，但放置逻辑一样：按照手册上顶视图中引脚编号的位置，逐个放到对应坐标上即可。

放置完三个焊盘后，我用Tools→Report→Pins来检查引脚列表。看到报告里三个引脚的坐标和编号与手册完全一致，我心里就有底了。

4.4 第四步：画外框、丝印、占位边界

焊盘放好后，在Options窗口里先把Active Class and Subclass改成：

• Assembly Top：用Add→Rectangle，在两个焊盘的外围画一个矩形，尺寸大约为2.20mm x 2.60mm（把本体和引脚都包进去，按手册本体尺寸1.30mm x 2.20mm再加上引脚突出部分换算）。
• Silkscreen Top：用Add→Line，画一个比Assembly大一圈的矩形框，大概2.40mm x 2.80mm。线宽0.15mm，线间距注意不要碰到焊盘。如果丝印线和焊盘间距小于0.2mm，板厂丝印时可能会把油墨印到焊盘上，影响焊接。Allegro里你可以通过Dim当前图层来判断间距，不用肉眼猜。
• Place_Bound Top：用Add→Rectangle，画一个3.20mm x 3.60mm的边界，然后选择Setup→Areas→Height，选中这个矩形，在属性里设置Height为1.20mm（看具体管子高度）。

然后在Silkscreen Top上，画一个极性圆点。SOT-23的极性标记通常画在Pin 1附近。如果你把这个标记画错了位置，贴片机贴装时可能把管子方向贴反。我之前就吃过这个亏：一批板子贴出来，整板三极管方向全部反了，原因是封装库里的极性标记和芯片手册对不上。从那以后，每次画完封装，我都会把丝印层单独切出来看一眼，确认标记位置和手册一致。

4.5 第五步：设置位号并保存所有文件

Layout→Labels→RefDes，选择Silkscreen Top和Assembly Top，分别在封装旁边放置位号。放完后，选中位号，右键→Text Edit，可以调整字高和线宽。丝印层位号建议放在器件旁边，不要压在器件本体上，否则焊接后看不清；装配层位号可以放在器件轮廓内，因为装配图是给贴片机编程工程师看的，不需要和丝印一致。

最后，File→Save。这里要注意，Package Symbol的保存会同时生成两个文件：.dra（源文件，可编辑）和.psm（调用文件，供PCB设计使用）。如果你保存后只看到.dra，不用慌，Allegro会自动在后台生成.psm；但如果你改了封装重新保存，PCB设计文件里已经调用过这个封装，就需要在PCB里用Tools→Padstack→Modify Design Padstack或Place→Update Symbols来刷新封装，否则旧封装不会被更新。这个环节很多人会卡住：在库里改了封装，回到PCB里怎么刷新都看不到变化，就是这个原因。

5. 封装做完了，别急着用，先过一遍这些检查项

封装做完不是终点，而是起点。一个封装的错误，如果是在PCB设计阶段发现的，改起来还容易；要是到了板厂生产、或者SMT贴片时才暴露，那就是真金白银的损失。所以，每次画完封装，我都会形成一个固定的自查清单，在这里分享给你。

5.1 检查焊盘尺寸和间距是否符合工艺能力

焊盘之间的间距（Pin to Pin Spacing）不能小于PCB制造和贴片工艺的最小要求。以普通FR-4工艺为例，焊盘到焊盘的最小间距建议不小于0.2mm，如果是BGA焊盘之间的间距，建议不小于0.15mm。间距太小，阻焊桥做不出来，贴片时容易连锡。

如何检查？Allegro里用Manufacture→Drafting→Drafting或直接运行DRC。在Package Symbol环境下，先Setup→Drawing Options把Drawing Type设置成Package，然后到Setup→Constraints→Constraint Manager里配置间距规则，再运行Tools→Database Check。DRC通过后，会生成一个文本报告，里面会列出违反间距规则的焊盘对。

5.2 确认焊盘编号和原理图符号引脚编号一致

这个在前面已经强调过，再强调一次：用Tools→Report→Pins导出引脚列表，和原理图符号的引脚定义一一对照。尤其是有电源引脚、地引脚、NC引脚的IC，编号错一个，板子通电就冒烟。我在实际项目中见过因为封装引脚号顺序和原理图不一致，导致电源和地接反，上电瞬间芯片直接烧毁的案例，代价非常大。

5.3 检查丝印是否“越界”到焊盘上

把视图切换到Silkscreen Top图层，单独显示，肉眼扫一遍。丝印线不能压到焊盘，不能压到引脚，不能和相邻器件的丝印重叠。对于小封装（如0402电阻），丝印可以只画边框的一部分，或者干脆只画一个极性标记，避免丝印线太多、太密反而影响可读性。

5.4 3D预览，看热模型和干涉

Allegro 17.4自带3D预览功能，在View→3D View里可以打开。虽然封装库里没有3D模型时，它只会显示一个简单的拉伸体，但至少可以检查Place_Bound的高度是否合理、器件之间是否有明显的空间冲突。如果公司有Step模型库，可以在Setup→Step Package Mapping里关联对应的3D Step文件，这样在3D预览时就能看到真实的器件形状，对结构干涉检查非常有用。

6. 几个实际项目里高频踩坑的问题和解决办法

这一节算是我个人经验的“私货”。没有一个封装是“画完就不出事的”，下面的坑我都踩过，把它们列出来，等于提前给你打预防针。

6.1 封装名和器件型号不统一，导致BOM对不上

很多人画封装时随意命名，比如“CAP_0805_50V”和“C0805C104K5RACA”混着用，结果到了出BOM阶段，采购拿着封装名去搜物料，搜出来的全是错的。我的建议是：封装文件名用“类型_封装名_特征”来命名，比如CAP_0805_50V_X7R，并在封装内部的Device属性里写上完整型号。这样做的好处是，后续输出BOM时，可以直接从PCB设计文件里提取器件型号，不会因为封装名不规范而漏物料。

6.2 引脚编号使用了非数字字符，报错找不到原因

有工程师在画接插件这类封装时，喜欢把地引脚命名为“GND”而不是“4”或“5”，结果导入PCB时，Allegro报错“对于具有管脚映射的元件无效，非数字管脚编号B8”之类的问题。原因很简单：Allegro的引脚编号必须是数字（有些版本也支持字母，但需要额外的映射设置），尤其是与其他工具交互时，非数字引脚编号会引发不可预料的错误。

我自己使用时的做法是：所有引脚都用数字编号，地引脚用最大数字编号，并在原理图符号里也保持同样的编号规则。这样两边一致，绝不会出错。如果你遇到已经建好了带字母引脚编号的封装，可以用Tools→Padstack→Modify Design Padstack或者直接重建封装来修正，不要嫌麻烦。

6.3 画异形焊盘（如USB座、电源模块的散热焊盘），不知道从哪里下手

现在很多器件需要异形焊盘，比如USB Type-C座的SMT引脚、电源模块底部的大面积散热焊盘、射频器件的开尔文焊盘等。Allegro里画异形焊盘的方法其实也不复杂：在Padstack Editor里，BEGIN LAYER的Shape除了Rectangle、Circle、Oval外，还有一个选项叫“Square”和“Oblong”等，但如果你想做的形状更自由，比如L形、T形，那就需要在Padstack Editor里用Shape→Symbol来编辑一个自定义形状。

一个更实用的技巧是：对于特别复杂的异形焊盘，你可以直接在PCB上画铜皮（Add→Cline或Shape），然后把它定义为“FIXED”并关联到某个引脚上。但这种方式其实更推荐用Allegro的“Custom Pad”功能实现——你需要先创建一个Shape Symbol（.ssm文件），然后在Padstack Editor里把这个Shape Symbol作为BEGIN LAYER的形状。

我第一次画一个复杂电源模块底部的大面积焊盘时，直接在Padstack Editor里画了一个带圆弧缺口的形状，然后把它存成Shape Symbol。导入封装后，那个异形焊盘和实物完全贴合，贴片时没有出现任何问题。这个过程看起来有点绕，但其实就是“先画形状，再关联到焊盘”。

6.4 旧的封装库文件版本太低，无法在17.4中编辑

如果你的公司之前用的是Allegro 16.6，现在升级到17.4，打开旧的.dra文件可能会提示版本过低，无法编辑或保存。解决办法有两个：一个是在16.6环境里把文件导出为较低版本兼容格式，然后在17.4中导入；另一个是直接用17.4打开旧文件，File→Save As转换成17.4格式。

需要注意的是，17.4默认保存格式已经不是传统十六位编码方式，如果你要把封装发给只装了16.6的同事，要记得导出为16.6兼容的格式。这个转换功能在哪？在Allegro 17.4的File→Export→Legacy。如果你的文件是.psm格式，不能直接改后缀打开，需要先打开对应的.dra源文件，再导出，否则会报“不能识别的文件格式”。

我在一次外包协作里就吃过这个亏：外包工程师用17.4做的封装，直接发.psm文件给我，我用16.6怎么都打不开，反复排查后才发现需要他在那边把.dra导出成16.6版本格式再发过来。所以，涉及跨版本协作时，文件版本兼容性一定要一开始就问清楚。

7. 把封装导入PCB设计，这一步做错了前面的活全白干

封装做好之后，要导入PCB设计才能用。这一步也是新手容易卡住的地方。

7.1 路径设置：Library路径必须先配好

在Allegro PCB Editor里，打开Setup→User Preferences，在Library组里找到devpath、padpath、psmpath这三个路径，分别指向你的封装库目录、焊盘库目录和符号库目录。

路径设置不对会怎样？你放置器件时会弹窗提示“Can't find padstack xxx.pad”或“Can't find symbol xxx.psm”。很多新手第一反应是封装没做好，其实是路径没配好。我建议在公司内部统一一套标准的库路径，用环境变量配置，这样多人协作时不会出现“我机器上能放，他机器上放不了”的问题。

7.2 在PCB里放置封装：Place→Quickplace还是手动Place？

如果你是从原理图导入网表（Netlist），Allegro会自动根据网表把封装调用进来。如果只是单独想放一个封装进去看看效果，可以用Place→Manually，在Component list里找到你的封装，点选放在板上。

Quickplace可以一次性把所有器件散落在板框周围，适合刚开始布局时使用。但注意，Quickplace并不会自动布局，它只是把所有器件铺开，真正的布局还是你手动调。

7.3 更新封装：为什么改了封装后PCB里不变

这应该是被问到最多次的问题之一：我在库里面把封装改了，回到PCB板子里，发现器件形状还是原来的样子。

Allegro的机制是：PCB设计文件在调用封装时，会把封装数据复制一份进板子文件，后续库里的修改并不会自动同步到PCB。你必须执行Place→Update Symbols，在弹出的窗口中选中要更新的封装类型（Package symbol），或者输入封装名称（如SOT23_MMBT3904），点击Refresh。这样板子里的封装才会被更新替换。

还有一个细节：Update Symbols之后，如果这个器件已经走了一部分线，走线铜皮和焊盘的连接关系可能需要重新拉一下。尤其是焊盘尺寸变了之后，原来的走线可能不再落在焊盘上，DRC会报出一堆错，这属于正常情况，逐个修正即可。

7.4 跨工具导入导出：Allegro和PADS之间切换的注意事项

许多公司会同时使用Allegro和PADS，比如客户那边用Allegro，代工厂那边却用PADS，或者反过来。网上常有人搜“allegro转pads文件的方法”，这里说一下大原则。

Allegro本身不能直接导出PADS格式，通常的路径是：Allegro→DXF（或IDF）→PADS，或者用第三方转换工具。比较实用的办法是：在Allegro里File→Export→DXF，把板卡导出成DXF文件，然后在PADS里Import DXF，再把网络关系通过ASCII网表导入。这种方法只能导图形，不能导封装库本身，所以到PADS后需要重新映射封装。另一个方式是使用中间格式IDF（.emn/.emp），这种格式可以传递板卡外形、器件位置和封装高度信息，常用于结构和EDA工具之间的数据交换。

实际操作中，跨工具转换往往伴随着封装丢失、焊盘变形、原点偏移等一系列问题，所以我的建议是：跨工具转换前，先和对方确认清楚需要保留哪些信息、使用的版本是什么，然后在一份简单的测试板上先转一次，验证流程通了再转正式文件。千万不要直接拿正式板子去试，否则转坏了连原文件都得重新整理。

8. 最后的实操心得：把封装库当成资产来经营

如果你只是偶尔画一块板子，封装怎么做都可以；但如果你是研发团队里长期负责建库的工程师，或者打算在PCB设计这条路上走下去，我真心建议你把封装库当成一项长期经营的资产来对待。

具体来说，有三点经验值得分享。

第一，建立自己的封装命名规范，并且坚持执行。命名规范包括：器件类型、封装尺寸、引脚数量、特殊标识（比如是否有散热焊盘、是否是开尔文连接）等。命名规范的好处是，当你面对一个几百个器件的BOM时，你不需要逐个打开封装文件，只看名字就能大致判断出这个器件长什么样、能否直接使用。

第二，每次制作新封装时，都要从官方手册中提取数据，而不是“参考”别人做的封装。网上流传的封装库很多，但没人能保证它们的准确性。我见过一个案例：某工程师从网上下载了一个“通用”的ESP8266封装，结果那个封装把天线区域的Keepout画错了，导致做出来的板子WiFi信号极差。所以，哪怕再麻烦，也要自己对着手册做一遍，至少要把关键尺寸核实清楚。

第三，尽量把器件的3D模型也关联起来。Allegro 17.4支持Step模型关联，很多器件厂商（如Texas Instruments、ST、NXP）官网都提供Step模型下载。花几分钟把Step模型关联到封装上，后面做结构干涉、散热仿真、3D布局预览时，获益是巨大的。我见过一些团队，布局时只靠2D边界判断，结果器件高度冲突到装不进外壳，等到开模后才来改板，那真是灾难。

另外，建好的封装一定要在实物上做一次验证。有条件的话，把封装文件发给板厂打几片样，或者用3D打印按封装尺寸做一个模型，和实物芯片比一比。没有条件的话，至少把封装打印成1：1的图纸，把芯片放上去看看引脚能不能对齐。这个方法土，但非常有效，我早期是这样避免过好几次封装尺寸偏差的。

写到这里，一套完整封装的制作流程基本讲完了。从焊盘的概念、Padstack Editor的参数设置，到Package Symbol里的引脚放置、丝印绘制、位号设置，再到DRC检查、PCB里的调用和更新，每一个环节我都尽量把“为什么这么做”说透了。Cadence Allegro这套工具，学习曲线确实陡，但它的每一步操作都不是多余的，都是为了保证设计质量和可追溯性。现在你跟着这篇教程把一个SOT-23封装完整走一遍，再回头去看那些你曾经觉得“怎么这么麻烦”的操作，会发现其实一切都是值得的。