FPGA内嵌XADC实战：IP核配置、DRP与AXI4-Lite接口详解

1. 项目缘起与XADC核心价值解读

第一次接触XADC是在一个工业数据采集项目上，当时需要监控FPGA芯片内部的结温以及几路外部传感器的模拟电压。板子上的ADC芯片选型还没定，硬件同事随口提了一句“7系列FPGA里面不是自带ADC吗”，这才把XADC拉进了视野。说实话，刚开始我对这个硬核是有点抵触的，总觉得“附赠”的东西精度和灵活性都不够看，但实际用下来发现，在采样率要求不高的监控场景里，XADC确实能省掉一颗外置ADC和配套的基准源电路，对成本和板面积的压缩非常直接。

XADC全称是Xilinx Analog-to-Digital Converter，是集成在7系列FPGA（以及后续UltraScale的部分器件）内部的一个12位、1MSPS的模数转换器模块。它有两个独立的ADC通道，可以同时采样两路模拟信号，内部还集成了一个温度传感器和多个电源电压监测通道。对于做7k系列XADC读取的开发者来说，最常打交道的场景无非三类：芯片结温监控、内部电源轨电压监测、以及通过外部模拟输入通道采集传感器信号。这三类场景基本覆盖了XADC在工业控制、通信设备、测试仪器中的绝大多数用法。

为什么要在Vivado里用IP核的方式来配置XADC，而不是直接例化原语？这个问题我踩过坑。早期我尝试过直接调用XADC原语，代码量确实少，但端口时序、动态重配置逻辑、状态机控制都得自己写，调试起来非常痛苦。Vivado提供的XADC Wizard IP核把这些底层细节都封装好了，通过图形化界面就能完成通道选择、采样模式、报警阈值、平均次数等关键参数的配置，生成的示例代码和约束文件也基本能直接跑通。更重要的是，IP核支持AXI4-Lite接口和DRP接口两种访问方式，前者适合挂到MicroBlaze或Zynq的PS端通过寄存器读写，后者适合纯逻辑侧直接访问，灵活性很高。

这篇文章面向的是已经装好Vivado、对FPGA基本开发流程有概念、但还没深入用过XADC的工程师。我会从IP核的配置界面讲起，把每个关键参数背后的含义和选择逻辑说清楚，然后分别给出DRP接口和AXI4-Lite接口的实操代码和仿真验证方法，最后把我在实际项目中遇到的坑和排查思路整理出来。你不需要有模拟电路设计的深厚背景，但至少得知道什么是采样率、什么是参考电压，这样理解起来会更顺畅。

2. XADC IP核配置界面逐项拆解

2.1 从IP Catalog找到XADC Wizard

在Vivado的Flow Navigator里点开IP Catalog，搜索框输入“xadc”，出来的第一个就是XADC Wizard。双击打开配置界面，你会看到几个标签页：Basic、ADC Setup、Alarms、Single Channel、Dynamic Reconfiguration、Simulation。很多人第一次配的时候直接一路Next点到底，结果生成出来的IP核要么通道不对，要么报警阈值乱设，仿真波形完全看不懂。我建议你按顺序一个一个标签页过，每个参数都搞清楚再往下走。

Basic标签页里最重要的是Interface Selection。这里有两个选项：AXI4-Lite和DRP。选哪个取决于你的系统架构。如果你的FPGA里跑了MicroBlaze软核，或者用的是Zynq系列想把XADC数据送到PS端处理，那就选AXI4-Lite，IP核会自动生成一套AXI从机接口，你通过读写寄存器就能拿到ADC数据和配置报警阈值。如果你只想在纯逻辑侧用状态机直接读ADC值，不需要处理器介入，那就选DRP，接口更简单，时序也更可控。我个人的经验是，如果项目里已经有AXI总线基础设施，选AXI4-Lite更省事；如果是纯Verilog/VHDL的逻辑设计，DRP更直接。

还有一个Startup Channel Selection，让你选择上电后默认采样的通道。通常选“Single Channel”然后指定一个通道就行，后面可以在线切换。如果你选了“Sequencer Mode”，XADC会自动按顺序轮询多个通道，适合需要同时监控多路信号但不需要高速采样的场景。

2.2 ADC Setup里的采样参数怎么定

ADC Setup标签页是配置的核心。这里有几个关键参数：Acquisition Time、Conversion Rate、Averaging、External Multiplexer。

Acquisition Time是采样保持电路的充电时间，单位是纳秒。这个值跟你的信号源阻抗直接相关。信号源阻抗越大，需要的采样时间越长。XADC的采样电容大约是3pF，如果你外部信号经过分压电阻或者RC滤波，等效源阻抗可能到几kΩ甚至几十kΩ。这时候如果Acquisition Time设得太短，采样电容充不满，转换结果就会偏低。我一般会先用公式估算：t_acq ≥ 10 × R_source × C_sample。假设源阻抗是10kΩ，采样电容3pF，那t_acq至少需要300ns。实际配置时我会留一倍余量，设成600ns左右。当然，Acquisition Time越长，最大采样率就越低，这是一个权衡。

Conversion Rate是ADC的转换速率，单位是KSPS（千次采样每秒）。XADC最高支持1MSPS，但这是在最短采样时间下的理论值。实际配置时，Vivado会根据你设的Acquisition Time自动计算可用的最高转换率。如果你手动设了一个超过上限的值，工具会报错。我通常会把转换率设在100KSPS到500KSPS之间，对于温度监控和电源电压监测，10KSPS都绰绰有余，没必要追求极限速度。

Averaging是平均次数，可以选None、16、64、256。这个功能非常实用。XADC的原始输出会有一定的噪声，尤其是在电源电压监测通道上，开关电源的纹波会耦合进来。开启平均后，XADC会自动连续采样多次然后取平均，输出结果会平滑很多。代价是有效采样率下降。比如你设了256次平均，转换率是100KSPS，那实际输出更新率就只有100K/256≈390Hz。对于温度监控这种慢变量，完全够用。我一般会开16次或64次平均，兼顾响应速度和噪声抑制。

External Multiplexer选项是给外部模拟多路复用器用的。如果你板子上有外部的模拟开关，想通过XADC来控制通道切换，可以在这里使能，XADC会输出多路复用器的控制信号。大多数场景用不到，保持默认关闭即可。

2.3 Alarms标签页的阈值设置逻辑

Alarms标签页用来设置报警阈值。XADC内部有多个报警寄存器，当温度、VCCINT、VCCAUX、VCCBRAM等参数超过上限或低于下限时，会置位相应的报警信号。这些报警信号可以连接到FPGA的逻辑资源，用来触发保护动作，比如降低时钟频率、关闭某些模块、或者点亮故障指示灯。

温度报警的上限值设置要参考芯片的结温规格。7系列FPGA的商用级结温范围是0到85摄氏度，工业级是-40到100摄氏度。我一般会把上限报警设在85度，下限设在5度。注意这是结温，不是环境温度，实际结温会比环境温度高20到30度，取决于散热条件和功耗。如果你把上限设得太低，正常工作时就会频繁误报。

电压报警的阈值设置要参考你板子的实际电源精度。以VCCINT为例，7系列FPGA的VCCINT标称值是1.0V，允许波动范围通常是±5%，也就是0.95V到1.05V。你可以把上限设在1.05V，下限设在0.95V。但实际电源芯片的输出精度、纹波、负载调整率都会影响这个值，建议先用XADC读一段时间实际电压，观察波动范围，再留一定余量来设阈值。

注意：报警阈值一旦设定，在IP核生成后就固定了。如果后期需要调整，要么重新生成IP核，要么通过DRP接口在线修改报警寄存器。后者更灵活，但需要额外的逻辑设计。

2.4 通道配置与动态重配置

Single Channel标签页用来配置单个通道的详细参数。XADC有多个模拟输入通道，包括专用的VP/VN差分对和最多16个辅助模拟输入通道（通过外部多路复用器扩展）。在7系列FPGA上，通常只有VP/VN和少数几个辅助通道可用，具体取决于封装和引脚分配。

每个通道可以单独设置Acquisition Time和Averaging。如果你某个通道的信号源阻抗特别大，可以单独把这个通道的采样时间加长，不影响其他通道。这个灵活性在混合信号采集场景里很有用。

Dynamic Reconfiguration标签页是给需要在线修改XADC配置的场景准备的。比如你想在运行时切换采样通道、修改平均次数、调整报警阈值，就可以通过DRP接口写对应的配置寄存器。Vivado会生成一个DRP接口的示例模块，里面包含了写配置寄存器的状态机。这个功能在需要自适应调整采样策略的系统里很有价值，但复杂度也相应提高。我建议新手先把静态配置跑通，再考虑动态重配置。

3. DRP接口实战：纯逻辑侧读取XADC数据

3.1 DRP接口时序解析

DRP（Dynamic Reconfiguration Port）是XADC提供的一个简单同步接口，用来读写XADC内部的配置寄存器和状态寄存器。它包含以下信号：DEN（使能）、DWE（写使能）、DADDR（地址）、DI（写数据）、DO（读数据）、DRDY（数据有效）、DCLK（时钟）。读操作的时序是：在DCLK上升沿，DEN拉高，DWE拉低，DADDR给出要读的寄存器地址；一个周期后，DRDY拉高，DO上出现有效数据。写操作的时序类似，只是DWE拉高，DI上给出要写的数据。

这个接口的时序并不复杂，但有几个细节容易出错。第一，DEN和DADDR必须在同一个时钟周期内有效，不能先给地址再给使能。第二，DRDY信号只持续一个时钟周期，必须在它拉高的那个周期采样DO，否则数据就丢了。第三，DCLK的频率不能超过XADC的规格，通常建议在50MHz以下，太高了XADC内部逻辑跟不上。

我一般会写一个简单的状态机来驱动DRP接口。状态机有四个状态：IDLE、SETUP、READ、WAIT。IDLE状态下等待触发信号；SETUP状态下给出DEN、DADDR和DWE；READ状态下等待DRDY；WAIT状态下锁存DO并返回IDLE。这个状态机跑在50MHz时钟下，读一次寄存器大约需要4到5个周期，也就是80到100ns，完全能满足大多数监控场景的需求。

3.2 关键寄存器地址与数据格式

XADC的寄存器地址是7位的，常用的几个地址如下表所示：

数据格式方面，温度寄存器的12位数据需要做转换。XADC输出的温度码值是以12位二进制补码形式表示的，转换公式是：温度（摄氏度）= 码值 × 503.975 / 4096 - 273.15。举个例子，如果读到的码值是0x0A00，也就是2560，那温度就是2560 × 503.975 / 4096 - 273.15 ≈ 315 - 273.15 ≈ 41.85摄氏度。这个公式我建议直接写成Verilog里的定点运算，或者用MicroBlaze做浮点计算。

电压寄存器的转换公式是：电压（伏特）= 码值 × 3.0 / 4096。因为XADC的内部参考电压是3.0V（实际是2.5V或3.0V，取决于具体配置），12位满量程对应3.0V。比如码值是0x555，也就是1365，那电压就是1365 × 3.0 / 4096 ≈ 1.0V。这个公式适用于VCCINT、VCCAUX和VP/VN通道。

3.3 完整DRP读取模块的Verilog实现

下面是我在实际项目中用的一个DRP读取模块，经过多次迭代，稳定可靠。模块的输入是50MHz时钟和复位信号，输出是温度值和电压值，以及一个数据有效标志。

module xadc_drp_reader ( input wire clk, input wire rst_n, output reg [11:0] temp_data, output reg [11:0] vccint_data, output reg [11:0] vaux0_data, output reg data_valid ); localparam IDLE = 2'b00; localparam SETUP = 2'b01; localparam READ = 2'b10; localparam WAIT = 2'b11; reg [1:0] state; reg [6:0] daddr; reg den; reg dwe; reg [15:0] di; wire [15:0] do; wire drdy; reg [2:0] ch_sel; reg [15:0] timeout_cnt; // 通道轮询计数器 always @(posedge clk or negedge rst_n) begin if (!rst_n) ch_sel <= 3'd0; else if (state == IDLE && timeout_cnt == 16'd0) ch_sel <= ch_sel + 1'b1; end // 超时计数器，防止DRDY一直不来 always @(posedge clk or negedge rst_n) begin if (!rst_n) timeout_cnt <= 16'd0; else if (state == IDLE) timeout_cnt <= 16'd50000; else if (timeout_cnt > 0) timeout_cnt <= timeout_cnt - 1'b1; end // 根据通道选择设置地址 always @(*) begin case (ch_sel) 3'd0: daddr = 7'h00; // 温度 3'd1: daddr = 7'h01; // VCCINT 3'd2: daddr = 7'h10; // VAUX0 default: daddr = 7'h00; endcase end // 主状态机 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin state <= IDLE; den <= 1'b0; dwe <= 1'b0; di <= 16'd0; data_valid <= 1'b0; end else begin case (state) IDLE: begin data_valid <= 1'b0; if (timeout_cnt == 16'd0) begin state <= SETUP; den <= 1'b1; dwe <= 1'b0; end end SETUP: begin den <= 1'b0; state <= READ; end READ: begin if (drdy) begin state <= WAIT; end end WAIT: begin case (ch_sel) 3'd0: temp_data <= do[11:0]; 3'd1: vccint_data <= do[11:0]; 3'd2: vaux0_data <= do[11:0]; endcase data_valid <= 1'b1; state <= IDLE; end endcase end end // 例化XADC IP核（DRP接口） xadc_wiz_0 u_xadc ( .dclk (clk), .den (den), .dwe (dwe), .daddr (daddr), .di (di), .do (do), .drdy (drdy), .vp_in (1'b0), .vn_in (1'b0), .vauxp0 (1'b0), .vauxn0 (1'b0), .convst (1'b0), .alarm (), .busy (), .channel (), .eoc (), .ot () ); endmodule

这个模块的核心思路是轮询三个通道：温度、VCCINT、VAUX0。每读到一个通道的数据就更新对应的输出寄存器，并置位data_valid。超时计数器用来防止DRDY因为意外原因一直不拉高导致状态机卡死。实际测试下来，在50MHz时钟下，每个通道的读取周期大约是2微秒，三个通道轮询一遍不到10微秒，对于监控应用来说绰绰有余。

3.4 仿真验证与波形分析

写完代码后一定要做仿真。我一般会写一个简单的testbench，给50MHz时钟和复位信号，然后观察状态机的跳转和DRDY的响应。在Vivado里跑行为仿真，重点看几个地方：DEN和DADDR是否对齐、DRDY是否在预期周期拉高、DO上的数据是否稳定。

如果DRDY一直不拉高，首先检查DCLK频率是否超了。XADC的DRP接口对时钟频率有要求，虽然手册上说最高可以到50MHz，但实际仿真模型可能在更高频率下行为异常。其次检查DEN的脉冲宽度，太窄了XADC可能采样不到。我一般会让DEN保持一个完整时钟周期，这样最稳妥。

仿真通过后，下一步是上板实测。把温度值和电压值通过UART打印出来，或者用ILA抓波形。我第一次上板时发现温度读数一直在跳，后来发现是平均次数设成了None，原始数据噪声比较大。改成64次平均后，温度读数稳定在±0.5度以内，完全满足监控需求。

4. AXI4-Lite接口实战：处理器侧读取XADC

4.1 AXI4-Lite接口的优势与适用场景

如果你的系统里有MicroBlaze软核或者Zynq的PS端，用AXI4-Lite接口访问XADC会更方便。IP核会自动生成一套AXI从机接口，你只需要像读写普通寄存器一样操作XADC，不需要自己写DRP状态机。Vivado还会自动生成对应的软件驱动，在SDK或Vitis里直接调用API函数就能读取温度和电压值。

AXI4-Lite接口的另一个好处是支持中断。你可以配置XADC在报警条件满足时产生中断，处理器收到中断后再去读报警寄存器，判断是哪个参数超限了。这种事件驱动的处理方式比轮询效率高得多，尤其适合低功耗场景。

不过AXI4-Lite接口也有代价。它需要占用AXI互联资源，如果你的系统里AXI总线已经很拥挤了，再加一个XADC可能会影响时序收敛。另外，AXI4-Lite的读写延迟比DRP高，因为要经过互联矩阵和协议转换。对于高速采样场景，DRP更合适；对于监控和配置场景，AXI4-Lite更省心。

4.2 IP核AXI4-Lite接口的寄存器映射

XADC Wizard在AXI4-Lite模式下会生成一个寄存器映射，把XADC的内部寄存器映射到AXI地址空间。常用的寄存器偏移地址如下：

注意这些偏移地址是相对于AXI基地址的。在Vivado的Address Editor里，你可以看到XADC IP核被分配的基地址，通常是0x44A00000或者类似的地址。在软件里访问时，基地址加上偏移地址就是完整的物理地址。

4.3 MicroBlaze软核读取XADC的软件实现

在Vitis里，Xilinx提供了XADC的驱动库，函数前缀是XAdcPs_。下面是一段典型的读取温度和电压的代码：

#include "xadcps.h" #include "xparameters.h" #include "xstatus.h" XAdcPs XAdcInst; int main(void) { XAdcPs_Config *ConfigPtr; u32 TempRaw, VccintRaw, Vaux0Raw; float Temperature, Vccint, Vaux0; // 初始化XADC驱动 ConfigPtr = XAdcPs_LookupConfig(XPAR_XADCPS_0_DEVICE_ID); if (ConfigPtr == NULL) { return XST_FAILURE; } XAdcPs_CfgInitialize(&XAdcInst, ConfigPtr, ConfigPtr->BaseAddress); // 设置采样模式 XAdcPs_SetSequencerMode(&XAdcInst, XADCPS_SEQ_MODE_SINGLECHANNEL); while (1) { // 读取温度 XAdcPs_SetSingleChParams(&XAdcInst, XADCPS_CH_TEMP, FALSE, FALSE, FALSE); while (XAdcPs_GetAdcBusy(&XAdcInst)); TempRaw = XAdcPs_GetAdcData(&XAdcInst, XADCPS_CH_TEMP); Temperature = XAdcPs_RawToTemperature(TempRaw); // 读取VCCINT XAdcPs_SetSingleChParams(&XAdcInst, XADCPS_CH_VCCINT, FALSE, FALSE, FALSE); while (XAdcPs_GetAdcBusy(&XAdcInst)); VccintRaw = XAdcPs_GetAdcData(&XAdcInst, XADCPS_CH_VCCINT); Vccint = XAdcPs_RawToVoltage(VccintRaw); // 读取VAUX0 XAdcPs_SetSingleChParams(&XAdcInst, XADCPS_CH_AUX_MIN, FALSE, FALSE, FALSE); while (XAdcPs_GetAdcBusy(&XAdcInst)); Vaux0Raw = XAdcPs_GetAdcData(&XAdcInst, XADCPS_CH_AUX_MIN); Vaux0 = XAdcPs_RawToVoltage(Vaux0Raw); // 打印结果 printf("Temperature: %.2f C\n", Temperature); printf("VCCINT: %.3f V\n", Vccint); printf("VAUX0: %.3f V\n", Vaux0); // 延时 for (volatile int i = 0; i < 1000000; i++); } return 0; }

这段代码的关键是XAdcPs_SetSingleChParams函数，它用来切换采样通道。每次切换通道后要等待XAdcPs_GetAdcBusy返回false，才能读取数据。XAdcPs_RawToTemperature和XAdcPs_RawToVoltage是驱动库提供的转换函数，内部已经实现了前面说的转换公式，直接调用就行，不用自己算。

提示：在Vitis里使用XAdcPs驱动时，需要在Board Support Package里使能xadcps库。如果编译时报“undefined reference to XAdcPs_LookupConfig”，检查一下BSP设置里是否勾选了对应的驱动。

4.4 AXI4-Lite接口的时序约束与调试

AXI4-Lite接口的时序约束相对简单，因为IP核已经帮你处理了大部分协议细节。你只需要确保AXI时钟（通常是s_axi_aclk）和XADC的DCLK是同一个时钟域，或者做好跨时钟域处理。Vivado在生成IP核时会自动添加必要的时序约束，你可以在XDC文件里看到。

调试AXI4-Lite接口时，最常用的工具是Vivado的AXI Protocol Checker。它会在仿真时监测AXI总线上的协议违规，比如握手信号不匹配、突发长度错误等。如果上板后发现读不到数据，先用ILA抓AXI总线的读写事务，看看地址是否正确、握手是否完成。我遇到过一次问题是AXI基地址配错了，软件读的地址和IP核实际映射的地址不一致，导致一直返回0xFFFFFFFF。后来在Address Editor里核对了一下，把基地址改对就好了。

5. 常见问题与排查技巧实录

5.1 温度读数异常跳动或明显偏离

这是最常见的问题。温度读数跳动通常是因为平均次数设得太低，或者采样时间不够。XADC的温度传感器输出本身有一定的噪声，不开平均的话，读数可能在±3度范围内跳动。解决办法很简单，把Averaging设成64或256，读数就会稳定下来。

如果温度读数明显偏离实际值，比如室温下读到60度，那可能是转换公式用错了。注意XADC输出的温度码值是无符号数还是补码，不同版本的IP核可能不一样。我建议先用Xilinx提供的转换函数验证一下，如果函数算出来是对的，那就是你自己写的公式有问题。

还有一种情况是温度读数一直不变，比如始终是0或者始终是最大值。这通常是DRP接口没有正确读取，或者通道地址配错了。用ILA抓一下DRDY和DO信号，看看有没有数据返回。如果DRDY一直不拉高，检查DCLK频率和DEN脉冲宽度。

5.2 电压读数偏差大或报警误触发

电压读数偏差大，首先要检查参考电压。XADC的内部参考电压是1.25V，但经过内部缓冲后，实际满量程可能是3.0V或2.5V，取决于具体配置。如果你用的转换公式假设满量程是3.0V，但实际配置是2.5V，那读数就会偏大20%。在IP核配置界面里确认一下Reference Voltage的设置，然后调整转换公式。

报警误触发通常是阈值设得太紧。比如VCCINT的标称值是1.0V，你把上限设成1.01V，那正常波动就可能触发报警。建议先用XADC读一段时间实际电压，记录最大值和最小值，然后留至少±3%的余量来设阈值。另外，报警信号最好做一下消抖，连续多次超限才认为真的报警，避免瞬态波动导致误动作。

5.3 DRP接口读不到数据的排查思路

DRP接口读不到数据，排查顺序如下：第一，检查DCLK是否有时钟，频率是否在规格范围内；第二，检查DEN和DADDR是否在同一个周期有效；第三，检查DRDY是否在预期周期拉高；第四，检查DO上的数据是否稳定。如果DRDY不拉高，可以尝试降低DCLK频率，或者增加DEN的脉冲宽度。如果DO上数据一直是0，检查DADDR是否指向了正确的寄存器。

还有一个容易忽略的点是XADC的复位。XADC IP核有一个复位信号，如果复位没有正确释放，XADC会一直处于复位状态，DRP接口不响应。确保复位信号在上电后保持足够长时间的低电平，然后释放。

5.4 AXI4-Lite接口软件读不到数据的排查

软件读不到数据，先确认AXI基地址是否正确。在Vivado的Address Editor里查看XADC IP核的基地址，然后在软件里用这个基地址加上偏移地址来访问。如果基地址对了但还是读不到，检查BSP里是否使能了XAdcPs驱动。如果驱动没使能，编译会报错，但有时候只是警告，容易被忽略。

另外，AXI4-Lite接口的读写需要正确的字节使能信号。如果你用Xil_Out32和Xil_In32函数，字节使能会自动处理。但如果自己写AXI事务，要注意WSTRB信号的设置。我遇到过因为WSTRB设错导致写入配置寄存器不生效的情况，后来改用Xil_Out32就正常了。

5.5 常见问题速查表

6. 实操心得与进阶建议

XADC这个模块，说简单也简单，说坑多也坑多。我用了几年下来，最大的体会是：不要把它当成一个高精度ADC来用。它的12位分辨率、1MSPS采样率，在监控场景里够用，但如果你要做音频采集或者精密测量，还是老老实实选外置ADC。XADC的真正价值在于集成度和便利性，省掉外置芯片和基准源，对于成本敏感、板面积紧张的项目来说非常划算。

另一个心得是关于平均次数的选择。很多人为了追求响应速度，把平均关掉，结果读数噪声大得没法用。其实对于温度监控，响应速度根本不重要，温度变化本身就很慢，开256次平均，输出更新率还有几百Hz，完全够用。对于电源电压监测，开16次或64次平均，既能抑制开关噪声，又能保持足够的响应速度。我一般会针对不同通道设置不同的平均次数，温度通道开最大，电压通道开中等。

关于DRP和AXI4-Lite的选择，我的建议是：如果系统里已经有处理器，优先用AXI4-Lite，软件开发和调试都更方便；如果是纯逻辑设计，或者对采样时序有严格要求，用DRP。两者也可以混用，比如用DRP做高速数据采集，用AXI4-Lite做配置和报警管理，但这样会增加设计复杂度，新手不建议。

最后分享一个调试小技巧：在Vivado里例化XADC IP核时，勾选“Generate Example Design”，工具会生成一个完整的示例工程，包含DRP接口的Verilog代码和仿真testbench。这个示例代码是官方验证过的，可以直接拿来参考。我最初就是靠这个示例代码理解了DRP接口的时序，然后在它的基础上改成了自己的轮询逻辑。如果你在配置或接口上卡住了，不妨先跑一遍示例工程，看看波形和代码，很多问题会迎刃而解。