PCB寄生电感：电源走线中的隐形杀手与实战规避策略

1. 电源走线里那个看不见的"隐形杀手"

做电源设计这些年，踩过最冤的坑不是芯片选错，也不是环路补偿没调好，而是走线本身。明明原理图没问题，BOM也没问题，样机一上电，输出纹波大得离谱，开关节点振铃能顶到输入电压的两倍，EMI测试怎么改都过不了。折腾几天之后才发现，问题出在一段看起来"很短"的走线上——它的寄生电感在几十安培的电流变化率下，产生了远超预期的电压尖峰。

这就是PCB寄生电感的杀伤力。它不像电阻那样老老实实消耗能量，也不像电容那样明明白白储电荷，它藏在每一段铜箔、每一个过孔、每一根引脚里，平时安安静静，一旦电流快速变化就跳出来捣乱。对于开关电源、DC-DC变换器、电机驱动、大电流负载供电这些场景，寄生电感几乎是决定成败的隐藏变量。

这篇文章面向的是正在做电源类PCB设计的工程师，不管你是刚入行的layout新手，还是画了几年板子但没系统算过寄生电感的老手，都能从里面找到可以直接用的东西。我会把寄生电感的来源、计算方法、走线规避策略、实测验证手段，以及我自己常用的几款辅助工具，从头到尾讲清楚。核心关键词就四个：PCB、寄生电感、电源、走线，外加一个贯穿始终的工具推荐。看完你至少能做到两件事：一是拿到一段走线能估算出它的寄生电感量级，二是在layout阶段就知道哪些地方必须短、哪些地方必须宽、哪些地方必须对称。

2. 寄生电感到底从哪来，为什么电源最怕它

2.1 一段铜箔的电感是怎么算出来的

很多人以为只有绕成线圈的东西才有电感，PCB上平平整整的一段铜皮哪来的电感。这个认知是错的。任何导体在电流通过时都会在周围建立磁场，磁场储存能量，能量与电流的比值就是电感。区别只在于量级大小。

PCB走线的寄生电感有一个非常经典的近似公式，业内用得最多的是：

L ≈ 0.0002 × l × [ln(2l/w) + 0.5 + 0.2235 × (w/l)]

其中L单位是微亨（μH），l是走线长度（毫米），w是走线宽度（毫米）。这个公式适用于走线离参考平面较远、或者没有紧邻参考平面的情况。

我拿一个实际数字算给你看。假设有一段走线长20mm，宽1mm，代入公式：

• 2l/w = 40，ln(40) ≈ 3.689
• w/l = 0.05，0.2235 × 0.05 ≈ 0.0112
• L ≈ 0.0002 × 20 × (3.689 + 0.5 + 0.0112) ≈ 0.0002 × 20 × 4.2 ≈ 0.0168 μH

也就是大约16.8nH。这个数字看起来很小，但你要知道，在开关电源里，MOSFET开通关断时电流变化率di/dt轻松达到几十A/μs甚至上百A/μs。用V = L × di/dt来算，16.8nH乘以50A/μs，产生的尖峰电压就是0.84V。如果走线更长、更细，或者di/dt更高，这个尖峰能到几伏甚至十几伏，足以让MOSFET雪崩击穿或者让驱动芯片误动作。

注意：这个公式是低频近似，当走线长度接近信号波长的十分之一时就不再准确。但在电源开关频率（几十kHz到几MHz）对应的波长尺度下，这个公式完全够用。

2.2 过孔和引脚的电感贡献不能忽略

走线之外，过孔是第二个寄生电感大户。一个标准过孔的电感大约在0.5nH到1.5nH之间，具体取决于孔径、板厚和是否有多个过孔并联。我通常用这个经验公式估算：

L_via ≈ 0.002 × h × [ln(4h/d) + 1]

h是板厚（毫米），d是过孔直径（毫米），L单位是纳亨（nH）。以常见的1.6mm板厚、0.3mm孔径为例：

• 4h/d = 4 × 1.6 / 0.3 ≈ 21.3，ln(21.3) ≈ 3.06
• L_via ≈ 0.002 × 1.6 × (3.06 + 1) ≈ 0.002 × 1.6 × 4.06 ≈ 0.013 μH = 13nH

一个过孔13nH，如果你在电源主回路上串了两个过孔，那就是26nH，比一段20mm的走线还大。这就是为什么大电流电源路径上，我从来不允许只放一个过孔，至少要并三到四个，把电感降到三分之一以下。

元器件的引脚电感同样不能忽视。TO-220封装的MOSFET，源极引脚电感大约在5nH到10nH，如果是长引脚没剪短，还能更大。电解电容的引脚电感也在几nH到十几nH。这些加起来，整个功率回路的寄生电感很容易超过50nH。

2.3 为什么电源拓扑对寄生电感特别敏感

线性电源对寄生电感基本免疫，因为电流是连续的、缓慢变化的。但开关电源完全不同。以最常见的Buck降压电路为例，功率回路在MOSFET开通时电流从零快速上升到负载电流，关断时又快速下降到零，这个电流环路的面积直接决定了寄生电感的大小和EMI辐射的强度。

反激式开关电源更敏感。原边绕组在MOSFET关断瞬间，漏感能量无处释放，会在漏极产生一个高压尖峰。虽然变压器漏感是主要来源，但PCB走线电感会叠加在这个尖峰上，让原本就紧张的电压裕量进一步压缩。我见过太多反激电源因为漏极走线太长，导致RCD吸收电路怎么调都压不住尖峰，最后只能改板。

DC-DC电源的RE问题（辐射发射）也跟寄生电感强相关。高频电流环路面积越大，等效天线效应越强，30MHz到300MHz频段的辐射超标往往就是环路电感在作祟。

3. 电源走线布局的核心原则与实操拆解

3.1 最小环路面积是第一优先级

所有电源layout的教科书都会说"减小环路面积"，但具体怎么做，很多人没有概念。我拿Buck电路举例，它的功率回路包含三个关键元件：输入电容、上管MOSFET、下管MOSFET（或续流二极管）。电流在这个回路里换向，环路面积越小，寄生电感越低，辐射也越小。

实操上，我的做法是：把输入电容紧贴上下管的漏极和源极放置，让输入电容的正极到上管漏极的走线长度控制在3mm以内，输入电容的负极到下管源极的走线长度也控制在3mm以内。这两个走线要尽量宽，至少2mm以上，能铺铜就铺铜。

提示：输入电容的接地端和下管的源极应该共用同一个铜皮区域，不要用细走线连接，直接用大面积铺铜。这样寄生电感可以降低一个数量级。

我实测过一组对比数据：同样的Buck电路，输入电容距离MOSFET 5mm时，开关节点振铃峰峰值约8V；把距离压缩到2mm并加宽走线后，振铃降到3V左右。效果非常明显。

3.2 开尔文走线在电流检测中的应用

开尔文走线（Kelvin connection）是电源设计里一个非常实用的技巧，尤其在电流采样电阻的布局上。原理很简单：电流采样电阻有两个焊盘，大电流从焊盘流过时，焊盘本身和走线都有寄生电感和电阻，如果直接从焊盘上取电压信号，测到的值会包含这些寄生参数带来的误差。

开尔文走线的做法是：从采样电阻的两个焊盘内侧分别引出一根细走线，这两根走线不承载大电流，只用来传输电压信号，且要尽量对称、等长，最好走成差分对。这样采样到的电压就只反映电阻本身的压降，不受走线寄生参数影响。

我在做多相Buck电源的相电流采样时，开尔文走线是必须的。如果不用，相电流采样误差能到10%以上，导致均流效果很差。用了之后误差可以压到2%以内。

3.3 大电流路径的铺铜与过孔阵列

对于超过5A的电源路径，我基本不用细走线，全部用铺铜。铺铜的厚度取决于铜箔重量，1oz铜厚（35μm）的方块电阻约0.5mΩ，2oz减半。但寄生电感跟铜厚关系不大，主要跟路径的几何形状有关。

过孔阵列的布置有个经验法则：每个安培电流至少配一个过孔，但这是针对热设计而言。从电感角度，过孔要尽量并联，且过孔之间的距离要小。我通常的做法是，在电源路径的换层处放两排过孔，每排4到6个，交错排列，这样寄生电感可以降到单个过孔的1/8以下。

注意：过孔不要只放在焊盘正下方，那样会影响焊接。放在焊盘旁边，用短而宽的走线连接过去，效果一样好。

3.4 走线宽度与长度的取舍计算

走线宽度和长度是一对矛盾。宽度越大，寄生电感越小，但占用面积也越大。我的做法是先确定允许的寄生电感上限，再反推走线尺寸。

假设一个Buck电路，输入电压12V，输出电流10A，MOSFET开关时间20ns，允许的尖峰电压不超过1V。那么允许的寄生电感为：

L_max = V / (di/dt) = 1V / (10A / 20ns) = 1V / 500A/μs = 2nH

2nH是非常苛刻的要求。一段20mm长、1mm宽的走线就有16.8nH，远远超标。所以必须把走线缩短到2mm以内，或者加宽到5mm以上。实际计算：

• 走线长2mm，宽5mm：2l/w = 0.8，ln(0.8) ≈ -0.223，公式里ln项为负，说明这个公式在宽短走线时不太适用，需要用更精确的平面电感公式。但量级上，2mm长、5mm宽的走线寄生电感大约在1nH到2nH之间，勉强满足要求。

这就是为什么高频大电流电源的layout必须把功率级元件挤在一起，走线短到不能再短。

4. 从原理图到Layout的完整实操流程

4.1 原理图阶段就要标注关键回路

很多人等到layout才开始考虑寄生电感，那就晚了。我在画原理图的时候就会用不同颜色的高亮标出功率回路、驱动回路和采样回路。功率回路用红色，驱动回路用蓝色，采样回路用绿色。这样导入PCB之后，layout工程师一眼就能看出哪些网络需要优先处理。

具体操作上，在Altium Designer或Cadence Allegro里，可以通过网络类（Net Class）来分组。把功率回路的网络归到一个类里，设置更宽的走线规则和更小的间距规则。嘉立创EDA也有类似的功能，虽然简单一些，但够用。

4.2 布局阶段的元件摆放顺序

布局顺序我遵循一个原则：先放功率级，再放驱动，最后放控制。功率级里，先放输入电容，再放MOSFET，再放电感，最后放输出电容。每个元件的位置都要以"让功率回路最短"为唯一标准。

以反激电源为例，原边功率回路包括输入电容、变压器原边、MOSFET。这三个元件的摆放要让输入电容正极到变压器原边引脚、变压器原边另一引脚到MOSFET漏极、MOSFET源极到输入电容负极这三段路径都尽可能短。我通常会把MOSFET放在变压器旁边，输入电容放在MOSFET和变压器之间，形成一个紧凑的三角形。

4.3 走线阶段的宽度与层叠选择

走线宽度我一般按电流来定，但会留足裕量。1A电流用0.5mm宽，5A用2mm，10A用4mm，20A以上直接铺铜。如果是内层走线，因为散热差，宽度要再乘1.5倍。

层叠方面，电源板我至少用四层板。顶层放功率元件和功率走线，第二层做完整地平面，第三层放控制信号，底层放辅助电源和低速信号。第二层的地平面要完整，不要被信号线割裂，否则回流路径被迫绕远，等效电感增大。

提示：如果成本允许，用六层板更好。在功率层和地平面之间加一层，专门走功率回流，可以进一步降低环路电感。

4.4 关键节点的实测验证方法

板子回来之后，一定要实测验证。我常用的方法是：

1. 开关节点振铃测试：用高频示波器探头（带宽至少100MHz，最好500MHz以上），配合弹簧地线（不要用长地线夹），直接测量开关节点对地的电压波形。观察振铃频率和峰峰值。振铃频率f与寄生电感L和节点电容C的关系是f = 1/(2π√(LC))，通过振铃频率可以反推寄生电感量级。

2. 电流环路辐射测试：用近场探头配合频谱分析仪，扫描板子表面的磁场分布。功率回路附近的磁场强度应该最低。如果某个区域磁场特别强，说明那里有大的电流环路。

3. 效率对比测试：在相同条件下，对比优化前后的效率。寄生电感导致的尖峰会被吸收电路消耗掉，降低效率。优化后效率通常能提升1到3个百分点。

5. 常见问题与排查技巧实录

5.1 开关节点振铃严重怎么排查

振铃严重是最常见的寄生电感问题。排查思路如下：

我遇到过一个案例：一个12V转5V的Buck电路，开关节点振铃峰峰值达到15V，远超12V输入电压。排查后发现，输入电容是电解电容，ESL高达10nH，而且距离MOSFET有8mm远。换成两个10μF陶瓷电容并联，距离压缩到2mm后，振铃降到4V。

5.2 过孔发热与电感的关系

过孔发热通常是因为电流过大或过孔数量不足。但很多人不知道，过孔的电感会导致电流分布不均，进一步加剧发热。如果一排过孔中有一个电感特别大，电流会优先走其他过孔，导致那个过孔过载。

排查方法是：用手触摸或热成像仪观察过孔温度。如果某个过孔明显比其他热，说明电流分布不均。解决方法是增加过孔数量，并确保过孔之间的走线对称。

5.3 地平面割裂导致的回流问题

地平面割裂是layout新手常犯的错误。信号线在地平面上走，如果地平面被割裂，回流电流被迫绕行，等效电感增大，同时形成大的环路面积，导致EMI问题。

排查方法是：在PCB软件里检查地平面的完整性，看是否有长条形的割裂。解决方法是：调整信号线走向，避免在地平面上形成长割裂；如果必须割裂，在割裂处加缝合电容或过孔。

5.4 电容布局的常见误区

很多人把输入电容放在离MOSFET很远的地方，觉得"反正都是连在同一个网络上"。这是大错特错。电容的等效串联电感（ESL）加上走线电感，构成了整个输入滤波回路的电感。电容越远，走线电感越大，滤波效果越差。

我的经验是：输入电容到MOSFET的走线长度每增加1mm，等效电感增加约0.8nH。如果电容距离10mm，那就是8nH的额外电感，足以让滤波效果打对折。

6. 实用工具推荐与使用心得

6.1 寄生电感计算工具

我常用的在线计算工具有几个。一个是Saturn PCB Toolkit，免费且功能全面，可以计算走线电感、过孔电感、电流承载能力等。界面虽然简陋，但数据可靠。另一个是KiCad自带的走线阻抗计算器，虽然主要针对阻抗，但也能估算电感。

对于更精确的仿真，我会用Ansys Q3D Extractor，它可以提取PCB结构的寄生参数，精度很高。但这个是商业软件，价格不菲。如果是学生或爱好者，可以用FastFieldSolvers的免费工具，精度稍差但够用。

6.2 PCB设计软件中的辅助功能

Altium Designer有Layer Stack Manager，可以设置层叠和铜厚，配合Impedance Calculator可以估算走线参数。Cadence Allegro有Constraint Manager，可以设置走线宽度、间距、长度等规则，还能做时序分析。

嘉立创EDA虽然功能简单，但它的设计规则检查（DRC）可以提醒你走线宽度是否满足电流要求。对于简单的电源板，够用了。

6.3 实测工具的选择

示波器是必备的。我推荐带宽至少200MHz，采样率1GS/s以上。探头要用高频探头，最好配弹簧地线。近场探头套装（包含磁场探头和电场探头）对于排查EMI问题非常有用，价格从几百到几千不等，国产的性价比很高。

热成像仪对于查找过孔发热和电流分布不均很有帮助。如果没有热成像仪，可以用测温贴纸或者用手背快速触摸（注意安全）。

6.4 仿真与实测的配合

仿真可以指导设计，但不能替代实测。我通常的做法是：先用仿真工具估算寄生电感，确定layout方案；板子回来之后，用示波器和近场探头实测验证；如果实测结果与仿真偏差大，分析原因并修正仿真模型。

提示：仿真时要把元器件的寄生参数也考虑进去，比如电容的ESL、MOSFET的引脚电感。这些参数可以从器件手册里查到，或者用阻抗分析仪实测。

7. 一些踩坑之后的个人体会

做电源layout这些年，最大的体会是：寄生电感问题，预防成本远低于补救成本。在layout阶段多花一个小时优化走线，可能省掉后面一周的调试时间。我见过太多项目因为走线问题导致EMI整改、效率不达标、甚至批量退货。

另一个体会是：不要迷信仿真，也不要迷信经验。仿真模型再精确，也有简化；经验再丰富，也有盲区。最好的方法是仿真加实测，互相验证。我现在的习惯是，每块电源板回来，第一件事就是测开关节点波形，看振铃情况。如果振铃在预期范围内，说明layout没问题；如果超标，立刻排查。

还有一点：工具是辅助，理解原理才是根本。很多人装了各种计算工具，但不知道公式怎么来的，参数怎么选。遇到工具算不出来的情况就抓瞎。我的建议是，至少把走线电感和过孔电感的公式推导一遍，理解每个参数的含义。这样即使没有工具，也能估算个大概。

最后分享一个小技巧：在layout时，把功率回路的走线用不同颜色标出来，然后目测这个回路的面积。如果面积超过一个指甲盖大小，就说明还有优化空间。这个目测法虽然粗糙，但在快速评估时非常有效。我经常用这招在评审时一眼看出问题。

这个内容后续还可以这样扩展：针对不同拓扑（Buck、Boost、反激、正激、LLC）分别给出具体的layout检查清单，或者针对不同功率等级（瓦级、百瓦级、千瓦级）给出走线宽度和过孔数量的推荐值。这些在实际项目中都非常实用，有机会再展开聊。