1. 为什么轻载时DCDC效率会“断崖式下跌”？从一个被忽略的物理事实说起
你有没有遇到过这样的场景：一款标称95%效率的DCDC电源芯片，在满载2A时实测确实能跑到93%，可一旦负载降到50mA，效率就猛地掉到65%甚至更低？示波器上看到的波形也变得“毛躁”、不规律，纹波反而比重载时还大。工程师第一反应往往是“环路补偿没调好”“电感选小了”“输出电容ESR太高”，于是花半天时间改补偿网络、换电感、加电容——结果发现，问题纹丝不动。
这背后，其实藏着一个被很多硬件新人忽略的底层物理事实：开关损耗在轻载时并不随负载线性下降，而导通损耗却几乎归零。我们来算一笔账。假设一颗Buck芯片，MOSFET导通电阻Rds(on)为20mΩ，电感直流电阻DCR为10mΩ，满载电流2A：
- 导通损耗 = I² × (Rds(on) + DCR) = 4 × 0.03 = 0.12W
- 开关损耗 = ½ × Coss × V² × fsw（Coss是MOSFET输出电容，V是输入电压，fsw是开关频率）
假设Coss=100pF，Vin=12V，fsw=1MHz，则单次开关能量为 ½ × 100e-12 × 144 ≈ 7.2nJ，每秒开关100万次，总开关损耗≈7.2μJ × 1e6 =7.2mW。
此时导通损耗占主导（0.12W vs 0.0072W），开关损耗只占6%。
但当负载降到50mA时：
- 导通损耗 = (0.05)² × 0.03 =75μW
- 开关损耗仍维持在7.2mW（因为频率没变，每次开关耗能也没变）
这时开关损耗占比飙升至99%。也就是说，轻载时效率崩塌，根本不是“电流小所以发热少”的直觉逻辑，而是开关动作本身成了最大的能量黑洞。
FPWM（Forced PWM）和PFM（Pulse Frequency Modulation）两种工作模式，本质上就是芯片厂商针对这个物理矛盾给出的两种截然不同的工程解法。FPWM强制芯片不管负载多轻，都保持固定高频开关（比如1MHz），靠调节占空比来稳压；而PFM则允许芯片在轻载时“偷懒”——大幅降低开关频率，甚至跳过多个周期，只在输出电压跌出窗口时才“补一枪”。前者换来的是干净、稳定的波形和易控的EMI；后者换来的则是轻载下实实在在的毫瓦级功耗节省。
提示：这不是理论玄学。我曾用一颗TPS54302做测试，5V转3.3V/100mA负载下，FPWM模式静态电流为280μA，PFM模式仅为42μA——相差6.7倍。这直接决定了电池供电设备的待机时间是3天还是20天。
所以，当你下次再看到轻载效率曲线陡降，别急着去调补偿网络。先拿起示波器，看一眼SW节点的真实波形——它会立刻告诉你，芯片此刻到底是在“拼命干活”（FPWM），还是在“摸鱼省电”（PFM）。这才是优化DCDC轻载效率的第一步，也是最关键的一步。
2. 示波器不是“看电压的工具”，而是“读取芯片工作语言的翻译器”
很多工程师把示波器当成万用表的升级版：测个Vout是否稳定，看个纹波峰峰值是否超标。这种用法没错，但完全浪费了示波器最核心的价值——它是一台实时运行的、可视化的芯片行为解码器。尤其在FPWM与PFM对比分析中，示波器捕捉的不是电压值，而是芯片内部状态机的“心跳节律”。
我们以常见的同步Buck芯片为例。它的SW引脚（开关节点）波形，本质是上下管驱动信号的叠加结果。在FPWM模式下，你看到的是一组高度规整的方波序列：固定周期T，固定上升/下降沿，占空比D随负载变化而平滑调整。用DSO138这类入门级示波器，开启FFT功能后，频谱图上会清晰显示一个尖锐的基频峰（如1MHz），以及按奇次谐波衰减的丰富谐波簇（3MHz, 5MHz…）。这是典型的周期性开关信号特征。
而PFM模式下，SW波形会彻底“变形”。它不再有固定周期，而是呈现为一组稀疏、不规则的脉冲簇。每个脉冲宽度可能相同（对应固定导通时间），但脉冲之间的间隔（即“休眠时间”）会随负载动态拉长或缩短。用示波器的“滚动模式”（Roll Mode）观察，你会看到脉冲像雨滴一样随机滴落；切换到“单次触发”（Single Shot）并设置边沿触发，捕获一段波形后放大，会发现脉冲间隔从几百ns到几ms不等——这正是芯片在根据输出电压误差，实时决策“下一枪该什么时候开”。
这里有个关键实操技巧：不要只看CH1（SW）一个通道，必须同时接入CH2（Vout）并开启“XY模式”或“数学运算”。具体操作如下：
- CH1接SW节点（务必使用10x探头，并校准补偿）；
- CH2接Vout（同样10x探头，注意共地）；
- 将示波器时基调至10μs/div，触发源设为CH1上升沿；
- 按下“Math”键，选择“CH2-CH1”（即Vout减去SW），得到一个反映电感电流斜率的波形（因V_L = L·di/dt，而V_L ≈ SW - Vout）；
- 观察该波形：在FPWM下，它是一组等间距的三角波；在PFM下，它变成了一组孤立的、高度一致的“尖峰”，峰与峰之间是平坦的零线。
这个“尖峰”就是PFM模式下芯片的“脉冲能量包”。每个尖峰代表一次完整的能量传递周期，其面积（积分）正比于本次传递的能量。轻载时，尖峰数量锐减，但每个尖峰的面积几乎不变——这正是PFM维持稳压的核心机制：少做事，但每次做事都做到位。
注意：鼎阳SDS1104X-E这类支持“分段存储”（Segmented Memory）的示波器，在分析PFM时有巨大优势。你可以设置它只记录SW信号的上升沿事件，将长达数秒的波形分割成数千个独立片段。之后用“模板测试”功能，一键统计脉冲间隔的分布直方图。我实测过，某款国产PFM芯片在10mA负载下，脉冲间隔集中在1.2ms~1.8ms，标准差仅±0.15ms；而到1mA时，间隔扩展至5ms~15ms，标准差达±3ms——这直接反映了其轻载响应的非线性特性，是环路设计的关键输入。
3. FPWM与PFM的波形差异，本质是两种控制哲学的具象化表达
把FPWM和PFM简单理解为“固定频率”和“变频率”，就像把汽车引擎说成“转得快”和“转得慢”一样，忽略了其背后的系统级设计哲学。它们的波形差异，是两种截然不同的稳压控制范式在时域上的必然投射。
3.1 FPWM：基于“连续微调”的闭环控制范式
FPWM的底层逻辑是经典的线性反馈控制。芯片内部有一个高增益误差放大器（EA），它持续比较FB引脚采样的Vout与内部基准电压Vref的差值，生成一个误差电压Verr。这个Verr被送入PWM比较器，与一个固定斜率的锯齿波（Ramp）进行比较，从而决定每个周期的占空比。整个过程是连续的、周期性的、预测性的。
因此，FPWM波形具有三个不可动摇的刚性特征：
- 周期刚性：开关周期T绝对恒定，由内部振荡器（OSC）锁定，不受负载、输入电压、温度影响（理想情况下）；
- 相位刚性：所有开关事件严格对齐OSC的时钟边沿，不存在“相位抖动”；
- 占空比连续性：占空比D随Verr线性变化，从0%到100%全程无跳变。
这种刚性带来了极佳的可预测性。例如，在EMI设计中，你可以精确计算出1MHz基频及其各阶谐波的辐射强度，针对性地布置滤波电容和屏蔽罩。在音频应用中，固定1MHz开关频率远高于人耳20kHz上限，完全避免了“啸叫”风险。
但刚性也意味着代价。当负载极轻时，Verr变得极小，PWM比较器需要在锯齿波的最顶端极窄区间内做出判断。这导致占空比D趋近于0，上下管的死区时间（Dead Time）占比急剧升高。而死区时间内，电感电流续流只能通过MOSFET体二极管，其正向压降VF（通常0.7V）远高于同步整流的Rds(on)×I（可能仅0.02V）。于是，本该是高效同步整流的阶段，变成了低效的二极管续流——这就是FPWM轻载效率骤降的另一个关键原因：死区损耗的相对占比失控。
3.2 PFM：基于“事件驱动”的离散控制范式
PFM则彻底抛弃了“每个周期都必须开关”的教条，转向一种更接近生物神经元的事件驱动（Event-Driven）控制。它的核心是一个迟滞比较器（Hysteretic Comparator），其正输入端接FB，负输入端接一个带迟滞窗口（ΔV）的参考电压。当Vout跌出窗口下限，比较器翻转，触发一次开关动作；当Vout回升至上限，比较器复位，进入休眠。
这个机制直接导致波形呈现三大柔性特征：
- 周期柔性：开关周期T完全由负载动态决定，无固定值；
- 相位柔性：开关事件是异步的，与任何时钟无关，存在天然的“抖动”；
- 能量包刚性：每次开关动作传递的能量（即电感电流峰值Ipk）被设计为基本恒定，确保每次“补枪”都能将Vout推回窗口内。
这种柔性带来了显著的轻载优势。由于每次开关都发生在Vout即将超差的临界点，且Ipk恒定，因此续流阶段电感电流自然衰减至零（DCM模式），完全避开了体二极管导通。同时，开关次数锐减，直接消灭了绝大部分开关损耗。
但柔性也带来新挑战。最大的问题是输出电压纹波（Vpp）的不可预测性。在FPWM下，纹波是高频、小幅度的正弦包络；而在PFM下，纹波是低频、大幅度的“台阶状”波动。这是因为Vout在窗口内自由漂移，直到触底才被“猛推”一把。对于敏感的ADC参考电源或PLL供电，这种低频纹波可能引入难以抑制的杂散。
实操心得：我在调试一款为CMOS图像传感器供电的3.3V DCDC时，发现PFM模式下图像出现明显的水平条纹。用示波器FFT分析Vout，发现2.3kHz处有一个尖峰——这正是PFM在10mA负载下的典型开关频率。解决方案不是放弃PFM，而是采用“混合模式”（Hybrid Mode）：芯片在中等负载用FPWM保证噪声，轻载自动切PFM省电，同时在FB引脚外加一个RC滤波网络，人为抬高迟滞窗口的下限，将开关频率“锚定”在100kHz以上，既保效率又抑纹波。这个RC值不是凭空猜的，而是用示波器抓取PFM波形，测量其最小脉冲间隔Tmin，然后按R×C ≈ Tmin/3计算得出。
4. 从波形反推芯片真实工作模式：三步诊断法与常见陷阱
市场上标称“支持PFM”的DCDC芯片，实际工作模式往往比数据手册写的复杂得多。有些是真PFM，有些是伪PFM（仅在极轻载时启用），更多是智能混合模式（Auto-Mode），其切换逻辑藏在芯片内部，外部无法直接观测。仅靠看SW波形，很容易误判。我总结了一套“三步诊断法”，已在十余款不同品牌芯片上验证有效。
4.1 第一步：建立“负载-波形”映射关系图
不要只测一个负载点。准备一个可编程电子负载，从满载开始，以10mA步进递减，每档稳定30秒后，用示波器捕获SW波形并保存。最终你会得到一组波形序列。重点观察三个参数：
- 开关周期T的离散度：计算连续10个周期的标准差σ_T。若σ_T / T_avg < 5%，基本可判定为FPWM；若σ_T / T_avg > 50%，大概率是PFM。
- 脉冲宽度一致性：测量10个脉冲的宽度，计算其变异系数（CV = 标准差/均值）。PFM的CV通常<5%（能量包恒定），而某些“伪PFM”芯片的CV可能高达30%（控制逻辑混乱）。
- 死区时间占比：在FPWM波形中，测量上下管驱动信号不重叠的时间（需用双通道差分测量），计算其占周期比例。若在轻载时该比例>30%，说明死区损耗已成主要矛盾。
我曾用此法诊断过一款TI的LMR14030。在100mA负载下，σ_T/T_avg=1.2%，CV=2.8%，死区占比18%——典型FPWM。但当负载降至5mA时，σ_T/T_avg骤升至65%，CV降至3.1%，死区占比消失——明确切换到了PFM。有趣的是，数据手册里只写了“Auto-Mode”，并未注明切换点，这个5mA的阈值，是实测出来的。
4.2 第二步：注入扰动，观察瞬态响应模式
静态波形只能告诉你“此刻在做什么”，而瞬态响应才能揭示“它打算怎么做”。方法很简单：在Vout上并联一个100Ω电阻+100nF电容的RC网络，用信号发生器输出一个1kHz、100mVpp的方波，通过该RC注入到Vout。观察SW波形如何响应这个扰动。
- FPWM响应：你会看到SW波形的占空比D在几个周期内平滑、连续地增大或减小，像一条被拉伸的橡皮筋。响应速度由环路带宽决定，通常有轻微过冲。
- PFM响应：SW波形不会改变现有脉冲的宽度或位置，而是在扰动导致Vout跌落时，“提前”发出下一个脉冲，或者在Vout回升时，“延迟”下一个脉冲。响应是离散的、跳跃式的，没有过冲，但可能有“响应延迟”（即从跌落到发脉冲的时间）。
这个延迟时间，就是PFM模式的“响应滞后”，它直接决定了轻载动态性能。我实测某款国产PFM芯片，其平均响应滞后为8μs，而另一款竞品为25μs——这意味着前者在应对突发负载时，Vout跌落幅度更小。
4.3 第三步：交叉验证Vfb与Vref，揪出“隐藏的模式切换”
很多芯片的PFM/FPWM切换，并非单纯由负载电流触发，而是由FB引脚的直流电压Vfb与内部参考Vref的差值（即误差电压Verr）决定。Verr太小，芯片认为“稳压太轻松”，就切PFM；Verr太大，就切回FPWM。
因此，必须同时测量Vfb和SW。将CH1接SW，CH2接FB（注意FB通常为高阻抗，必须用10x探头），设置示波器为“XY模式”。在FPWM下，你将看到一条斜直线（Vfb与D线性相关）；在PFM下，这条线会坍缩成一个点或一小片云团（Vfb在迟滞窗口内小幅摆动，SW无响应）。
真正的陷阱在于：某些芯片在PFM模式下，会悄悄关闭内部误差放大器（EA），导致Vfb引脚悬空或被弱上拉，此时测得的Vfb值毫无意义。我曾因此误判一款MP2451，以为它没切PFM，后来发现是EA关闭后，Vfb被内部10MΩ电阻拉高到1.25V，而实际Vref是0.8V——这根本不是稳压点，只是EA关闭后的偏置点。
避坑经验：遇到Vfb异常，立刻断开FB外部电阻分压网络，直接测量芯片FB引脚对地的直流电压。若为0.8V（或手册标称Vref），说明EA正常；若为1.2V或更高，基本可断定EA已关闭，芯片处于PFM。此时，真正的稳压窗口，要查手册里“PFM Regulation Window”这一栏，而不是Vref。
5. 效率优化不是“选模式”，而是“在正确的时间，用正确的模式，做正确的事”
把FPWM和PFM看作非此即彼的选择题，是优化DCDC轻载效率最大的认知误区。真正的高手，从不纠结“该用哪个”，而是构建一套动态、分层、可验证的模式调度策略。这需要将示波器从“观测工具”升级为“策略验证平台”。
5.1 构建你的“效率-负载”黄金曲线
第一步，用电子负载和数字功率计，扫出芯片在不同输入电压（如12V, 24V）、不同输出电压（如3.3V, 5V）下的完整效率曲线。重点采集1mA~100mA区间的20个点。你会发现，每条曲线都有一个“拐点”——在此点左侧，PFM效率显著优于FPWM；右侧则FPWM略优或持平。这个拐点，就是你的“模式切换阈值”。
但阈值不能直接设为固定电流值。因为实际应用中，负载是动态的。我的做法是：用示波器测量拐点负载下的SW波形，提取其典型脉冲间隔T_typ，然后在芯片使能引脚（EN）或模式选择引脚（MODE）上，用一个简单的RC延时电路，将T_typ作为切换的“时间常数”。
例如，某芯片拐点在20mA，实测PFM脉冲间隔为80μs。我设计一个R=10kΩ, C=8nF的RC网络，其时间常数τ=R×C=80μs。将该RC的输出接到MODE引脚。当负载突降，SW脉冲间隔开始拉长，RC电压缓慢上升，当达到MODE引脚的阈值电压时，芯片自动切PFM。反之，负载突升，脉冲间隔缩短，RC放电，芯片切回FPWM。整个过程无需MCU干预，纯硬件实现，响应速度远超软件方案。
5.2 用示波器FFT量化EMI，让模式选择有据可依
效率不是唯一指标。在工业现场，EMI合规性往往一票否决。FPWM的EMI是窄带、高频、可预测的；PFM的EMI是宽带、低频、难抑制的。用示波器的FFT功能，可以直观对比。
操作步骤：
- 将SW信号通过一个50Ω同轴电缆，接入示波器的外部FFT输入（或用高阻探头接CH1）；
- 设置FFT窗函数为“Blackman-Harris”，分辨率带宽（RBW）设为10kHz；
- 分别捕获FPWM和PFM模式下的FFT频谱；
- 在关键频段（如30MHz, 100MHz, 200MHz）标记出峰值。
你会发现，FPWM在1MHz及其奇次谐波处有尖峰，但其他频段噪声基底很低；PFM则在10kHz~1MHz范围内形成一片“噪声高原”，虽然单点峰值不高，但总能量可能超标。这时，优化方向就明确了：如果产品需过Class B EMI，优先保FPWM，用更好的PCB布局和磁珠滤波来压峰；如果产品是电池供电的IoT设备，EMI要求宽松，则大胆用PFM，把省下的毫瓦留给传感器。
5.3 终极验证：在真实系统中“听”效率
所有实验室数据，最终都要回归真实场景。我有一个土办法，但极其有效：用手机录音APP，录下DCDC芯片在不同负载下的“工作声音”。
原理很简单：开关动作会引起PCB微振动，通过空气传播为可闻声。FPWM是持续的、高频的“滋滋”声（1MHz超声，但其谐波可能落入可听范围）；PFM是低沉的、有节奏的“嗒、嗒”声，间隔随负载变长。
我曾为一款便携医疗设备优化电源，实验室测得PFM在1mA时效率高12%，但工程师反馈设备在待机时，用户能听到微弱的“嗒嗒”声，影响体验。用手机录下来，FFT分析发现主频在2.1kHz。最终方案是：保留PFM，但在电感上加一层丁基橡胶垫片，并将PCB固定螺丝扭矩从0.5N·m提高到0.8N·m——振动被彻底抑制，效率损失仅0.3%，用户完全无感。
最后分享一个小技巧：如果你手头只有DSO138这类基础示波器，没有FFT功能，别灰心。用它的“光标测量”功能，手动测量100个脉冲的间隔，然后在Excel里画出直方图。横轴是间隔时间，纵轴是出现次数。一个尖锐的单峰，是FPWM；一个宽泛的右偏分布，就是PFM。数据不会说谎，关键是你是否愿意花这十分钟去读它。
轻载效率优化，从来不是玄学。它是一门关于波形、时间和能量的精密手艺。当你能从示波器屏幕上，读懂芯片每一次开关背后的物理意义，你就已经站在了优化的起点。剩下的，只是把这份理解，变成焊在板子上的确定性。
