Altium Designer 26六层板设计全流程实战指南

1. 为什么6层板值得用Altium Designer 26认真做一遍

6层板在很多人眼里是个尴尬的存在——比4层板贵不少，又比8层板少两层，好像高不成低不就。但实际做过的都知道，6层板才是消费电子、工业控制、车载模块里最甜的那一档：成本可控，信号完整性够用，布线空间宽裕，EMC余量也留得住。问题在于，很多人从2层、4层直接跳到6层，脑子里还是“顶层走横线、底层走竖线”的老套路，结果板子做出来能跑，但一测辐射超标，或者DDR跑不到标称频率，回头改板就是两周起步。

Altium Designer 26（下面简称AD26）在这个节点上是个很务实的选择。它的原理图捕获、PCB交互布局、层叠管理和规则引擎，对6层板这种“需要认真对待但又不至于上Cadence全套”的场景，匹配度很高。尤其是AD26在高速规则和差分对处理上的改进，让中小团队不用额外买仿真工具，也能把大部分问题在布线阶段就摁住。

这篇文章面向的是已经会用AD画简单板子、但没系统做过6层板的工程师。我会从原理图规划一路讲到PCB收尾，把层叠设计、规则设置、高速布线、铺铜和输出这些环节里真正会踩坑的地方拆开说。不是软件说明书，是我自己从4层板过渡到6层板那段时间，以及后来带新人时反复验证过的做法。

2. 原理图阶段就要为6层板埋好伏笔

2.1 元件属性与封装确认不能拖到PCB再补

很多人画原理图时只关心电气连接对不对，封装随便填一个，想着到PCB再改。4层板这么干可能还能救，6层板这么干基本等于给自己挖坑。因为6层板的层叠一旦定下来，阻抗控制、过孔类型、器件摆放密度都跟封装强相关。你在原理图阶段封装填错，到PCB发现某个连接器是通孔而层叠按全盲埋孔设计，改起来就不是改一个焊盘的事。

AD26里我习惯在原理图阶段就把每个元件的Footprint、Designator、Comment三列核对一遍。具体做法是打开SCH Inspector面板，按封装类型排序，把0402、0603、QFN、BGA、连接器分堆检查。特别是BGA器件，封装名里通常带球间距，比如BGA-256_0.8mm，这个0.8mm直接决定你后面过孔选0.2mm还是0.25mm，以及能不能走盘中孔。

注意：AD26的元器件属性面板默认可能只显示Simulation Generic这类通用字段，你需要手动在Properties面板里把Footprint和Parameters展开。别嫌麻烦，这一步省下来的时间，后面PCB阶段会加倍还给你。

2.2 网络命名与差分对规划要提前做

6层板跑高速信号，差分对是绕不开的。USB、HDMI、MIPI、以太网，这些在原理图里如果网络名是D+、D-这种随手写的，到PCB再想批量创建差分对就很痛苦。我的习惯是在原理图阶段就用统一前缀，比如USB_DP、USB_DM，然后在AD26的PCB面板里用Create Differential Pair一键生成。

具体操作：在原理图里选中所有差分网络，右键→Net Actions→Add Differential Pair，AD26会自动识别_P/_N或_DP/_DM后缀。如果命名不统一，就得手动一个个配对，几十对差分线能配到你怀疑人生。

另外，电源网络也要在原理图阶段分好类。6层板通常有一个完整地平面和一个电源平面，但电源种类多的时候（比如3.3V、1.8V、1.2V、5V），一个电源层不够用，需要把电源平面分割成多个区域。原理图里把不同电源网络用不同颜色标出来，到PCB分割铜皮时心里有数。

2.3 原理图分页与层次化设计

6层板的元件数量通常在200到800之间，原理图一页画完不现实。AD26支持层次化设计，我一般按功能分页：电源页、MCU页、接口页、射频页（如果有）、存储页。每页用Sheet Symbol连接，顶层用Harness或Port对接。

这样做的好处是，PCB布局时可以按页为单位摆放，同一功能模块的器件聚在一起，减少跨页飞线。特别是去耦电容，原理图上跟IC画在同一页，PCB布局时就不会出现电容放在板子另一头的情况。

实操心得：AD26的Tools→Annotation→Annotate Schematics Quietly可以批量重编号，但建议在分页完成后一次性做，不要边画边编。否则后面加一个电阻，编号全乱，PCB里对应关系也跟着乱。

3. 6层板层叠设计：不是随便叠6层就行

3.1 常见6层板层叠方案对比

6层板的层叠顺序直接决定信号回流路径和阻抗控制难度。市面上常见的方案有三种，我列个表对比一下：

我个人的选择是方案B，也就是Top-GND-Signal-GND-Power-Bottom。理由很简单：第3层信号夹在第2层和第4层两个地平面之间，相当于一个屏蔽腔，高速信号走这一层，EMI天然就低。顶层和底层走低速信号和电源分配，电源层在第5层，虽然去耦电容到IC的路径稍长，但6层板通常电源种类不多，用顶层铜皮补一下就够了。

AD26里设置层叠：Design→Layer Stack Manager，点Add Layer增加层数，然后拖动调整顺序。注意Core和Prepreg的厚度要按板厂能力填，不要自己拍脑袋。常见1.6mm板厚，6层板的核心板厚度组合一般是：0.2mm Core + 0.2mm Prepreg + 0.2mm Core + 0.2mm Prepreg + 0.2mm Core，总厚度约1.6mm。具体数值要跟板厂确认，不同板厂的半固化片型号不同，介电常数（Dk）也有差异。

3.2 阻抗控制与线宽计算

6层板跑高速，阻抗控制是硬指标。USB差分90Ω、HDMI差分100Ω、单端50Ω，这些都要在层叠设置里算好线宽和间距。AD26的Layer Stack Manager自带阻抗计算器，点Impedance标签，输入目标阻抗，它会反推线宽。

但我要提醒一句：AD26算出来的线宽是理论值，实际生产时板厂会根据自己的工艺微调。我的做法是，在Layer Stack Manager里算一个初始值，然后在PCB规则里设置好线宽范围，比如50Ω单端线宽设0.15mm到0.2mm，差分对设0.15mm线宽/0.2mm间距。板厂如果反馈需要调整，改规则里的数值就行，不用重新画线。

注意：AD26的阻抗计算器默认用的是理想介电常数，实际板材的Dk会随频率变化。比如FR-4在1GHz时Dk约4.3，在5GHz时可能降到4.0。如果你的信号频率超过1GHz，建议让板厂提供他们常用板材的Dk曲线，或者直接用板厂的阻抗计算工具复核一遍。

3.3 过孔类型与盘中孔取舍

6层板的过孔选择比4层板多：通孔、盲孔、埋孔。通孔最便宜，但从顶层打到底层，会在地平面上留下一个长 stub，高速信号经过时会产生反射。盲孔和埋孔能缩短stub，但价格翻倍。

我的经验是：6层板优先用通孔，但BGA区域用盘中孔（Via-in-Pad）。盘中孔是把过孔直接打在焊盘上，然后用树脂塞孔电镀填平。这样BGA焊盘上不需要额外引线出来打过孔，节省空间，也减少stub。AD26里设置盘中孔：在Pad属性里勾选Via，然后设置过孔尺寸。注意盘中孔的过孔直径通常比焊盘小，比如0.5mm焊盘配0.2mm过孔。

如果板厂不支持盘中孔，退而求其次用盲孔，从顶层打到第2层地，stub长度只有0.2mm左右，对信号影响很小。但盲孔需要激光钻孔，成本比通孔高不少。下单前一定跟板厂确认工艺能力，别画完了才发现做不了。

4. PCB布局：6层板的空间分配逻辑

4.1 按功能分区，别按器件大小摆

6层板面积通常不大，元件密度高，布局阶段最忌讳“哪个器件大先放哪个”。我的做法是按信号流向分区：电源区、数字区、模拟区、接口区、射频区（如果有）。每个区之间留出隔离带，地平面在隔离带下方保持完整。

具体到AD26操作：先用Place→Line在Keep-Out层画出分区框，然后按原理图分页把器件拖进来。AD26支持Cross Select Mode，在原理图里选中一页的器件，PCB里对应器件会高亮，直接拖到对应区域就行。

电源区通常放在板边，方便连接器接入。数字区放MCU、DDR、Flash，尽量靠近板子中心，缩短到接口的走线长度。模拟区远离数字区，如果板上有ADC或传感器，模拟部分单独划一块，下方地平面不要被数字信号割裂。

4.2 去耦电容的摆放：距离比数量重要

去耦电容是6层板布局里最容易被忽视的细节。很多人按原理图放一堆0.1uF，但放在IC旁边2cm远，效果还不如放一个在焊盘边上。我的原则是：每个电源引脚配一个0.1uF，距离不超过2mm；每两个电源引脚配一个1uF，距离不超过5mm；整板配2到3个10uF，放在电源入口。

AD26里可以用Tools→Component Placement→Arrange Within Rectangle快速把电容排到IC周围，但自动排列往往不满足距离要求，还是得手动微调。我习惯把IC的电源引脚和对应电容用高亮网络标出来，然后一个个拖到位。

实操心得：AD26的PCB面板里可以按Net排序，选中电源网络，所有去耦电容会高亮。这时候用Ctrl+鼠标滚轮缩放，能快速检查每个电容到IC的距离。超过5mm的，直接拖近。

4.3 晶振与时钟线的布局禁忌

晶振是6层板上最容易出问题的器件之一。布局时记住三条：晶振下方不要走任何信号线，晶振周围包地，时钟线尽量短且不要换层。

AD26里给晶振包地：在晶振周围画一圈Polygon Pour，网络选GND，然后设置Pour Over All Same Net Objects。晶振下方的地平面要保持完整，不要被其他信号割断。如果晶振是差分时钟，比如LVDS，差分对要严格等长，误差控制在5mil以内。

时钟线换层是大忌。每换一次层，就多一个过孔，多一个阻抗不连续点。如果实在要换层，在过孔旁边放一个接地过孔，给回流信号提供最短路径。AD26里可以用Place→Via放置过孔，然后在过孔属性里勾选Testpoint，方便后期测试。

5. 高速布线规则：让AD26帮你守住底线

5.1 规则优先级与冲突处理

AD26的规则引擎很强大，但规则多了容易打架。比如你设了全局线宽0.2mm，又设了电源网络线宽0.5mm，如果优先级没排对，电源线可能还是0.2mm。我的做法是：全局规则放最下面，特定网络规则放上面，优先级从高到低排列。

具体操作：Design→Rules，在Routing→Width里新建规则。第一条规则设All，线宽0.2mm；第二条规则设Net Class为Power，线宽0.5mm；第三条规则设Net为USB_DP，线宽0.15mm。AD26会按优先级从上到下匹配，匹配到第一条就不再往下找。

注意：AD26的规则优先级数字越小优先级越高。新建规则时默认插在最上面，记得检查顺序。我见过有人把全局规则放最上面，结果所有特殊规则都失效，板子做出来电源线细得像头发丝。

5.2 差分对布线：等长比等距更重要

差分对布线有两个指标：等长和等距。很多人只关注等距，觉得两根线平行走就行，结果长度差了几百mil，信号到达时间不一致，共模抑制比直接崩掉。我的经验是：等长误差控制在5mil以内，等距误差控制在10%以内。

AD26里差分对布线用Interactive Differential Pair Routing，快捷键P→I。布线时按Tab调出属性面板，可以实时看到两根线的长度差。如果差太多，用Accordion（蛇形走线）补偿。AD26的蛇形走线工具在Route→Interactive Length Tuning，选中要补偿的线段，拖动滑块调整幅度和间距。

差分对换层时，两个过孔要对称放置，并且旁边各加一个接地过孔。接地过孔到信号过孔的距离越近越好，最好在1mm以内。AD26里可以复制过孔，然后镜像放置，保证对称。

5.3 DDR布线的等长分组与拓扑

DDR是6层板上最考验布线功力的部分。DDR3/DDR4的数据线、地址线、控制线都要等长，但等长要求不同：数据线组内等长误差±5mil，地址线组内±10mil，时钟线差分±2mil。

AD26里用Net Class把DDR信号分组：DDR_DATA、DDR_ADDR、DDR_CTRL、DDR_CLK。然后在Rules→High Speed→Length里给每个组设等长规则。布线时用Interactive Length Tuning逐个调整，AD26会实时显示当前长度和目标长度的差值。

拓扑结构上，DDR3通常用Fly-by拓扑，地址线和控制线从控制器出发，依次经过每颗DDR颗粒，末端用电阻端接。数据线用点对点拓扑，每颗DDR的数据线单独从控制器拉出，组内等长。AD26里可以用xSignals功能自动识别DDR拓扑，然后批量设置等长规则。

实操心得：DDR布线最耗时间的是等长调整。我的做法是先粗布，把所有线连通，然后按组调整。AD26的PCB面板里可以按Net Class筛选，选中一组线，用Tools→Interactive Length Tuning批量调整。调整时注意蛇形走线的幅度不要太大，一般不超过线宽的3倍，否则会引起串扰。

6. 铺铜与电源分割：6层板的收尾功夫

6.1 地平面铺铜的优先级

6层板通常有两个地平面：第2层和第4层。铺铜时，第2层地平面优先铺，第4层地平面其次。第2层地是高速信号的主要参考平面，必须保持完整，不要被电源分割或信号过孔割裂。第4层地可以适当分割，给不同电源区域提供回流路径。

AD26里铺铜：Place→Polygon Pour，网络选GND，然后设置Pour Over All Same Net Objects和Remove Dead Copper。铺铜完成后，用Tools→Polygon Pours→Repour All重新铺一遍，确保没有孤岛。

注意：AD26的铺铜默认会避让所有不同网络的焊盘和走线，但有时候避让间距太大，导致铜皮和焊盘之间有空隙。可以在Rules→Manufacturing→Polygon Connect Style里设置连接方式，焊盘用Thermal Relief，过孔用Direct Connect。

6.2 电源分割的宽度与间距

电源平面分割时，分割线宽度至少0.5mm，不同电源区域之间的间距至少0.3mm。如果电源电流大，比如5V/3A，分割线宽度要按电流算：1A约需0.5mm线宽（1oz铜厚），3A就是1.5mm。AD26里可以用Place→Line在电源层画分割线，然后双击铜皮设置网络。

电源分割的间距不够会导致爬电或短路，特别是高压电源。如果板上有12V或24V，间距至少0.5mm。AD26的Design→Rules→Clearance里可以设置不同网络之间的最小间距，电源网络单独设一条规则。

6.3 过孔缝合与屏蔽

6层板的地平面上，过孔缝合是降低EMI的有效手段。具体做法：在地平面边缘、晶振周围、连接器周围、板边每隔5mm打一个接地过孔，把顶层和底层的地连起来。AD26里可以用Tools→Via Stitching→Add Stitching to Net，选择GND网络，设置间距和过孔尺寸，一键生成。

屏蔽方面，如果板上有射频模块或高速接口，可以在模块周围画一圈接地过孔墙，过孔间距小于信号最高频率波长的1/20。比如2.4GHz信号，波长12.5cm，1/20就是6.25mm，过孔间距取5mm就够了。AD26里用Place→Via手动放置，或者用Via Stitching批量生成。

7. 输出与检查：别在最后一步翻车

7.1 DRC检查与常见报错处理

AD26的DRC（Design Rule Check）是最后一道防线。跑DRC之前，先确认所有规则都设对了，特别是线宽、间距、过孔尺寸。跑DRC：Tools→Design Rule Check，勾选所有规则，点Run Design Rule Check。

常见报错及处理：

实操心得：DRC报错不要一次性全改，先按类型排序，改完一类再跑一次。AD26的DRC报告可以导出为HTML，方便对照检查。我习惯把报告里的错误按网络分组，同一个网络的错误一起改，效率高很多。

7.2 Gerber输出与OutJob配置

Gerber输出是给板厂的最终文件。AD26里用File→Fabrication Outputs→Gerber Files，设置单位（英寸或毫米）、格式（2:4或2:5）、层（所有信号层、阻焊层、丝印层、钻孔层）。输出前确认钻孔文件和Gerber的层对齐，特别是盲埋孔，层顺序不能错。

OutJob是AD26里批量输出文档的工具。配置OutJob：File→New→Output Job File，然后添加Gerber、NC Drill、Pick and Place、BOM等输出项。每个输出项可以设不同的配置，比如Gerber用2:5格式，钻孔用 Excellon 格式。配置好后点Generate，所有文件一次性输出。

注意：AD26的OutJob默认可能不包含盲埋孔层，需要在Gerber设置里手动勾选Drill Drawing和Drill Guide。如果板厂要求提供层叠图，可以在OutJob里添加Layer Stack输出项。

7.3 给板厂的说明文件怎么写

Gerber文件之外，我习惯附一份说明文件，包含：层叠结构、阻抗要求、过孔工艺、板厚、铜厚、表面处理。层叠结构用AD26的Layer Stack Manager导出PDF，阻抗要求写清楚哪些线需要控制多少欧姆，过孔工艺注明是通孔还是盲埋孔，表面处理选沉金还是喷锡。

这份说明文件能减少很多来回沟通。我遇到过板厂把6层板按4层板做，层叠顺序搞反，就是因为没给层叠图。也遇到过板厂把盲孔做成通孔，因为说明文件里没写清楚。多花十分钟写说明，省下的是两周的改板时间。

8. 几个我踩过的坑和对应的解法

第一个坑是层叠顺序搞反。有一次我把方案B的层叠写成了Top-GND-Power-Signal-GND-Bottom，结果第3层信号参考第4层电源，回流路径乱七八糟，USB眼图直接闭合。后来改回Top-GND-Signal-GND-Power-Bottom，眼图立刻打开。教训是：层叠顺序在Layer Stack Manager里设好之后，截图保存，每次改板前核对一遍。

第二个坑是差分对等长补偿过度。DDR时钟差分对要求±2mil，我为了保险，补偿到±1mil，结果蛇形走线太密，线间串扰把时钟信号干扰了。后来放宽到±3mil，反而稳定。教训是：等长不是越精确越好，要留余量给工艺偏差，同时注意蛇形走线的间距不要小于3倍线宽。

第三个坑是铺铜后忘记Repour。改了几根线之后，铜皮没有重新铺，DRC跑出来一堆间距错误。AD26里改完线之后，习惯性按T→G→A（Repour All），或者用Tools→Polygon Pours→Repour All。这个操作花不了几秒钟，但能避免很多低级错误。

第四个坑是OutJob输出漏层。有一次输出Gerber时忘了勾选Keep-Out Layer，板厂做出来没有禁止布线区，螺丝孔周围被铺铜覆盖，装配时短路。后来在OutJob里把Keep-Out Layer加到输出列表，每次输出前检查一遍层列表。

9. 从6层板再往上走，哪些习惯要保留

6层板做熟了之后，往8层、10层走是自然的事。但有些习惯在6层板上养成了，到高层板会变成负担。比如6层板通常用通孔，到8层板可能要用盲埋孔，过孔类型变了，规则也要跟着变。再比如6层板的电源分割相对简单，到10层板可能有多个电源平面，分割策略完全不同。

我的建议是：6层板上把层叠设计、阻抗控制、差分对布线、DDR等长、铺铜缝合这几个基本功练扎实。这些技能到高层板依然适用，只是参数和复杂度变了。至于过孔类型、电源分割层数这些，到高层板再学也不迟。

AD26这个工具，6层板用到的功能大概占它全部功能的60%。剩下40%是给高层板、刚柔结合板、射频板准备的。先把60%用熟，比什么都学一点但都不精要强。我见过太多人AD用了好几年，还在用自动布线器布DDR，结果板子跑不起来就怪软件不行。工具是死的，人是活的，规则设对了，手动布线比自动布线靠谱得多。

最后分享一个我常用的检查清单，每次投板前过一遍：

• 层叠顺序和板厂确认过
• 阻抗线宽按板厂反馈调整过
• 差分对等长误差在规则范围内
• DDR等长分组正确，拓扑符合要求
• 去耦电容距离IC不超过5mm
• 晶振下方无信号线，周围包地完整
• 地平面过孔缝合间距小于5mm
• DRC零错误，零警告
• Gerber和钻孔文件层对齐
• 说明文件包含层叠、阻抗、工艺要求

这个清单帮我省下了至少三次改板。你可以根据自己的项目增减，但核心逻辑不变：把问题留在设计阶段，别留给板厂和调试台。