1. 数字后端入门：Floorplan与Powerplan到底在做什么
刚接触数字后端的人，十有八九会在Floorplan这一步卡住。前端设计给过来一个综合后的网表，你打开Innovus，面对一个空白的die区域，第一反应往往是——我该从哪儿下手？这个阶段做的事情，说白了就两件：把几百万甚至上千万个标准单元、宏单元（Macro）、IO Pad合理地摆放在芯片版图上，再把供电网络铺进去。前者叫Floorplan，后者叫Powerplan。这两步做得好不好，直接决定了后面Place、CTS、Route能不能收敛，甚至决定了这颗芯片最终能不能signoff。
我见过太多项目，前端时序跑得漂漂亮亮，结果后端一接手，Floorplan阶段宏单元摆歪了，导致绕线拥塞爆炸，最后只能推倒重来。也见过Powerplan的电源网格IR Drop超标，芯片跑起来局部电压塌陷，功能直接挂掉。所以别小看这两步，它们不是“随便摆摆、随便铺铺”的活儿，而是整个物理实现的地基。地基没打好，后面所有优化都是亡羊补牢。
这篇文章面向的是刚入行数字后端、或者从其他EDA工具（比如ICC2）转到Innovus的工程师。我会从零开始，把Floorplan和Powerplan的完整流程拆开讲，包括每一步的核心命令、参数怎么定、为什么这么定，以及我自己踩过的那些坑。Cadence Innovus这套工具命令多、选项杂，但常用的核心命令其实就那么几十条，掌握了就能覆盖大部分场景。读完你至少能做到：拿到一个综合网表，独立完成一版可用的Floorplan和Powerplan，并且知道哪里容易出问题、怎么提前规避。
2. 动手之前的准备工作：文件、环境与数据检查
2.1 你手里需要哪些文件
在打开Innovus之前，先把该准备的文件凑齐。缺文件就开工，后面一定会返工。通常一个完整的数字后端项目需要以下输入：
- 综合后的网表文件（.v）：这是设计的逻辑连接关系，前端综合出来的。
- 时序约束文件（.sdc）：定义时钟、输入输出延迟、虚假路径等，Floorplan阶段虽然不做时序优化，但要用它来评估时序可行性。
- 物理库文件（.lef）：包含标准单元、宏单元的物理尺寸、引脚位置、金属层信息。分为Tech LEF和Cell LEF，Tech LEF描述工艺的金属层、通孔、设计规则，Cell LEF描述每个单元的版图抽象。
- 时序库文件（.lib）：包含单元的时序信息，做时序分析用。
- 工艺文件（.tf或.tlef）：有些流程用.tf给Innovus提供工艺信息，现在主流用LEF。
- MMMC配置文件（.view）：定义多模式多端角的分析视图，包括RC corner、PVT条件等。
我个人的习惯是，在项目目录下建几个标准文件夹：netlist/、lef/、lib/、sdc/、scripts/、output/。所有路径在脚本里用变量管理，别写死绝对路径，不然换个环境就全废了。
2.2 启动Innovus与加载设计
Innovus的启动方式有两种：图形界面（GUI）和命令行模式。新手建议先用GUI熟悉流程，但真正做项目一定要写成脚本，因为你需要反复迭代，手点根本来不及。
# 启动Innovus innovus # 设置多模式多端角 set_mmmc_option -num_cpus 8 create_rc_corner -name rc_max -qx_tech_file techfile_max.tch create_rc_corner -name rc_min -qx_tech_file techfile_min.tch create_library_set -name lib_max -timing {slow.lib} create_library_set -name lib_min -timing {fast.lib} create_delay_corner -name dc_max -library_set lib_max -rc_corner rc_max create_delay_corner -name dc_min -library_set lib_min -rc_corner rc_min create_constraint_mode -name func -sdc_files {design.sdc} create_analysis_view -name view_max -constraint_mode func -delay_corner dc_max create_analysis_view -name view_min -constraint_mode func -delay_corner dc_min set_analysis_view -setup {view_max} -hold {view_min} # 加载网表 set init_verilog "netlist/design.v" set init_lef_file "lef/tech.lef lef/cells.lef lef/macros.lef" set init_mmmc_file "scripts/mmmc.view" init_design这段脚本是标准起手式。init_design之后，Innovus会把网表读进来，但此时所有标准单元都堆在原点附近，还没有摆放。你可以用gui_show相关命令打开版图窗口查看。
注意：
init_design之前一定要确认LEF文件里的金属层定义和工艺文件一致，否则后面绕线层号会对不上，报一堆莫名其妙的错。
2.3 数据完整性检查清单
加载完设计后，别急着做Floorplan，先做几项检查：
- 用
checkDesign -all检查设计完整性，看有没有悬空引脚、未连接网络。 - 用
report_area看设计总面积，心里有个数。 - 用
report_utilization看当前利用率（此时应该很低）。 - 确认宏单元数量，用
dbGet head.allCells.macro之类的命令统计。
这些检查花不了几分钟，但能帮你提前发现网表问题。我有一次就是没检查，做到Route阶段才发现某个宏单元的LEF引脚定义和网表对不上，返工了两天。
3. Floorplan核心流程：从Die Size到宏单元摆放
3.1 Die Size与Core Area怎么定
Die Size的确定是Floorplan的第一步，也是最关键的一步。定大了浪费面积、增加成本；定小了后面绕线拥塞、时序收不住。核心思路是：先估算标准单元总面积，再根据目标利用率反推Core面积，最后加上IO和宏单元占用的区域得到Die面积。
具体计算过程如下。假设综合报告给出标准单元总面积为A_std，你期望的最终利用率是U（通常0.7到0.85之间，先进工艺可以高一些，成熟工艺低一些），那么Core面积A_core = A_std / U。如果设计里有宏单元，宏单元面积A_macro要单独算，因为宏单元区域利用率不能按标准单元算。通常宏单元周围要留halo（隔离区）和channel（走线通道），实际占用面积会比宏单元本身大20%到50%。
# 设置Die Size和Core Area floorPlan -site core_site -r 1.0 0.7 5.0 5.0 5.0 5.0 # -r 后面跟宽高比和利用率，再跟四边marginfloorPlan命令的-r选项接受三个参数：宽高比（aspect ratio）、目标利用率、以及core到die的边距。宽高比1.0表示正方形，0.7表示高比宽略大。实际项目中，宽高比要根据封装和IO排布来定，不是随便选的。
实操心得：新手常犯的错误是把利用率设得太高，比如0.9，觉得省面积。结果Place阶段标准单元挤在一起，绕线资源不够，Congestion报告一片红。我的经验是，28nm及以上工艺，利用率控制在0.7到0.75比较稳妥；16nm以下可以到0.8，但前提是Floorplan阶段宏单元摆放合理。
3.2 宏单元摆放：规则与策略
宏单元（Macro）包括SRAM、IP核、模拟模块等，它们的摆放比标准单元复杂得多，因为宏单元一旦放好，后面基本不会动（动了时序全乱）。宏单元摆放的核心原则：
- 数据流优先：宏单元之间的数据交互要短，相关宏单元尽量靠近。比如CPU的Cache SRAM要靠近Core。
- 引脚朝向合理：宏单元的引脚要朝向标准单元区域，别把引脚对着芯片边缘，否则绕线要绕一大圈。
- Halo和Channel预留：宏单元周围要留出halo（禁止摆放标准单元的区域）和channel（走线通道）。Halo宽度一般是宏单元引脚长度的1到2倍，channel宽度根据绕线需求定，通常5到10微米。
- 电源网络对齐：宏单元的电源引脚要和Powerplan的电源网格对齐，否则后面要单独拉线。
# 创建宏单元halo createPlaceBlockage -type macro -name macro_halo -box {x1 y1 x2 y2} # 摆放宏单元 placeInstance macro_inst_name x y -fixedplaceInstance的-fixed选项表示固定位置，后面Place阶段不会移动它。宏单元摆放通常要反复调整，我一般会先按数据流大致摆一版，然后看Congestion Map，哪里红就调整哪里的宏单元位置或halo大小。
3.3 IO Pad与Endcap、Welltap的放置
IO Pad的摆放受封装限制，通常由封装工程师给出Pad Ring的位置。在Innovus里，IO Pad一般通过loadIoFile导入，或者手动摆放。IO Pad放好后，要确保Pad和Core之间的连线合理，别出现跨整个芯片的长连线。
Endcap和Welltap是工艺要求必须放的单元。Endcap放在标准单元行的两端，保证阱和注入层的连续性；Welltap按一定间隔放在标准单元行里，防止闩锁效应。这两个东西不放，DRC检查过不了。
# 添加Endcap addEndCap -prefix ENDCAP -powerDomain PD_TOP # 添加Welltap addWellTap -cell WELLTAP_CELL -cellInterval 50 -prefix WELLTAP-cellInterval是Welltap的间隔，单位是微米。具体值查工艺文档，不同工艺要求不一样。我做过的一个40nm项目要求间隔不超过30微米，28nm项目放宽到50微米。
3.4 标准单元行与Placement Blockage
Core区域要划分成标准单元行（Row），行的方向和间距由工艺决定。Innovus会自动根据Core Area和site定义生成行，但有时候需要手动调整。
Placement Blockage用来禁止在某些区域摆放标准单元，比如宏单元halo区域、模拟模块上方、电源网格密集区等。合理使用Blockage可以避免后面Place阶段把单元塞到不该塞的地方。
# 创建Placement Blockage createPlaceBlockage -type placement -name block1 -box {x1 y1 x2 y2}注意：Blockage不要设太多，否则标准单元没地方放，利用率会虚高。我一般只在宏单元halo和模拟区域设Blockage，其他地方让工具自己决定。
4. Powerplan实战：电源网格设计与IR Drop控制
4.1 电源网络规划的基本概念
Powerplan的目标是给芯片上所有单元提供稳定、可靠的电源和地。电源网络通常呈网格状，由不同金属层组成：高层金属（如M7、M8）走粗壮的电源干线（Power Trunk），低层金属（如M1、M2）走局部电源轨（Power Rail）。标准单元通常用M1做电源轨，宏单元用高层金属做电源网格。
电源网络设计要平衡两个指标：IR Drop和EM（电迁移）。IR Drop是电源网格上的电压降，太大则单元供电不足；EM是电流密度过大导致金属原子迁移，长期会断线。这两个指标都要在Powerplan阶段预估，后面Signoff阶段再精确验证。
4.2 创建Power Ring与Power Stripe
Power Ring是围绕Core区域的环形电源线，通常走高层金属，宽度较大。Power Stripe是Core内部的条状电源线，纵横交错形成网格。
# 创建Power Ring addRing -nets {VDD VSS} -type core_rings \ -layer {top M8 bottom M8 left M7 right M7} \ -width 5.0 -spacing 2.0 -offset 1.0 # 创建Power Stripe addStripe -nets {VDD VSS} -layer M7 \ -direction vertical -width 3.0 -spacing 2.0 \ -set_to_set_distance 30.0 -start_from leftaddRing的-width是电源线宽度，-spacing是VDD和VSS之间的间距，-offset是Ring到Core边缘的距离。这些参数要根据电流大小和金属层电阻来定。电流大就加宽，但加宽会占用绕线资源，所以要权衡。
addStripe的-set_to_set_distance是相邻电源线组的间距，-start_from指定起始边。Stripe的间距决定了电源网格的密度，间距越小IR Drop越小，但绕线资源占用越多。
4.3 标准单元电源轨与宏单元电源连接
标准单元的电源轨通常由工具自动生成，用sroute或powerRoute相关命令。宏单元的电源引脚要手动连接到电源网格上，用addStripe或sroute的-connect选项。
# 连接宏单元电源引脚 sroute -connect {corePin blockPin padPin} \ -layerChangeRange {M1 M8} \ -blockPinTarget {nearestTarget} \ -padPinPortConnect {allPort oneGeom}sroute是Innovus里做电源布线的核心命令，它会自动把标准单元电源轨、宏单元电源引脚、IO Pad电源连接到电源网格上。-blockPinTarget nearestTarget表示宏单元引脚连接到最近的电源网格线。
实操心得：宏单元电源连接是Powerplan最容易出问题的地方。有些宏单元的电源引脚在LEF里定义不完整，sroute连不上，需要手动补线。我一般会在sroute之后用
verifyPowerVia和checkConnectivity检查连接完整性，发现断点手动补。
4.4 IR Drop预估与电源网格优化
Powerplan做完后，要用工具预估IR Drop。Innovus里可以用analyzePower或reportIRDrop做初步分析。如果IR Drop超过阈值（通常是VDD的5%），就要优化电源网格：加宽电源线、减小Stripe间距、增加电源Via数量。
# IR Drop分析 set_power_analysis_mode -method static -corner max analyze_power_grid -net VDD report_ir_drop -net VDD -output ir_report.rpt静态IR Drop分析假设电流均匀分布，实际动态IR Drop会更严重。所以Powerplan阶段要留够余量，别卡着阈值设计。
5. 避坑指南：Floorplan与Powerplan常见问题排查
5.1 Congestion爆炸：原因与解决
Congestion是Floorplan阶段最常见的问题。表现为绕线资源不够，Route阶段大量Drc Violation。根本原因通常是宏单元摆放不合理、Channel太窄、Blockage太多。
排查方法：用reportCongestion生成Congestion Map，红色区域就是拥塞点。然后针对性调整：移动宏单元、加宽Channel、减少Blockage、调整Stripe间距。
| 问题现象 | 可能原因 | 解决方法 |
|---|---|---|
| 局部Congestion红 | 宏单元Channel太窄 | 加宽Channel或移动宏单元 |
| 全局Congestion高 | 利用率太高 | 降低利用率或增大Die |
| 电源网格处Congestion | Stripe太密 | 增大Stripe间距或换高层金属 |
| 宏单元引脚处Congestion | 引脚朝向不对 | 旋转宏单元使引脚朝内 |
5.2 IR Drop超标：电源网格加固
IR Drop超标的原因通常是电源线太细、Stripe间距太大、Via数量不够。解决方法：加宽Power Ring和Stripe、减小Stripe间距、增加电源Via。
我遇到过一次IR Drop超标，查了半天发现是某个宏单元的电源引脚只连了一根细线，导致局部电阻大。后来手动加粗了那根线，IR Drop立刻降下来了。所以宏单元电源连接一定要检查，别完全依赖工具。
5.3 时序违例：Floorplan阶段的预防
Floorplan阶段虽然不做时序优化，但可以通过合理摆放宏单元来预防时序问题。比如把关键路径上的宏单元放近一点，减少绕线延迟；把时钟相关的宏单元放在时钟树根附近，减少Clock Skew。
# 查看时序预估 report_timing -max_paths 10 -early如果发现某条路径延迟特别大，可以在Floorplan阶段调整相关宏单元位置，或者给那条路径预留更多绕线资源。
5.4 工具报错与License问题
Innovus常见的工具报错包括：LEF文件版本不匹配、网表有悬空网络、MMMC配置错误等。License问题也时有发生，尤其是多人共用License Server时。
注意：如果Innovus启动时报License错误，先检查环境变量
LM_LICENSE_FILE或CDS_LIC_FILE是否指向正确的License Server。别急着重装，很多时候只是环境变量没设对。
6. 从Floorplan到Place的衔接与检查清单
Floorplan和Powerplan做完后，不是直接就能跑Place。中间要做几项检查，确保数据没问题：
- 连接性检查：
checkConnectivity确认所有电源地连接完整。 - DRC检查：
verifyGeometry确认没有金属短路、间距违例。 - Congestion预估：
reportCongestion确认没有严重拥塞。 - 时序预估：
report_timing确认没有离谱的违例。 - 利用率检查：
report_utilization确认利用率在目标范围内。
这些检查都过了，再跑place_opt。Place阶段会进一步优化标准单元位置，但宏单元和电源网格不会动。所以Floorplan阶段的问题，Place阶段是修不了的，必须在Floorplan阶段解决。
我个人的习惯是，Floorplan做完后先存一版（saveDesign floorplan_done），然后跑一个快速Place和Route，看Congestion和时序大概什么水平。如果问题不大，再回头微调Floorplan；如果问题很大，趁早推倒重来，别等到CTS之后再发现，那时候返工成本太高了。
7. 一些提高效率的脚本技巧与个人体会
做数字后端，脚本能力决定了你的效率。Innovus支持Tcl脚本，把常用操作封装成proc，能省大量时间。比如我写了一个自动检查Floorplan质量的proc，每次调整完跑一下，几秒钟出报告。
proc check_floorplan_quality {} { puts "=== Utilization ===" report_utilization puts "=== Congestion ===" reportCongestion -overflow puts "=== Connectivity ===" checkConnectivity puts "=== Timing ===" report_timing -max_paths 5 }另外，Innovus的日志文件要养成看的习惯。很多问题日志里都有warning，只是你没注意。比如LEF里某个单元缺少某层金属定义，日志会warning，你不看，后面绕线就报错。
最后说一点个人体会：Floorplan和Powerplan没有“标准答案”，同一个设计不同人做出来的结果可能差很多。关键是理解背后的原理——为什么这么摆、为什么这么铺，然后根据设计特点灵活调整。新手最容易犯的错是照搬教程参数，不看自己的设计实际情况。教程里的利用率0.7、Stripe间距30微米，放到你的设计里可能完全不适用。多动手、多试错、多总结，做几个项目下来，自然就有感觉了。
