news 2026/10/7 7:22:39

Altium Designer实战技巧:原理图、PCB、Gerber与报错排查

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
Altium Designer实战技巧:原理图、PCB、Gerber与报错排查

"AD"这两个字母在电子圈里几乎不用解释,十个人里有八个第一反应就是 Altium Designer。可真到画板子的时候,"会用"和"用得好"完全是两码事:有人一天能出一版四层板,有人还在为铺铜里怎么走线、元件挪一下网络就断、Gerber 导出去厂家说孔径对不上这些事头疼。这篇就把我自己这些年攒下来的 AD 使用技巧做一次系统梳理,从安装配置、原理图绘制、元件库与 3D 封装,到板框编辑、规则设置、铺铜开窗、差分等长、四层板叠层、背钻标注,再到 BOM、Gerber、STEP、DXF 的输出交付,最后附一份常见报错的排查清单。内容偏向"实战怎么干",适合刚上手的新人照着抄,也适合已经能出板、但总觉得效率卡在某个地方的老手对照着挑毛病。

1. 先把地基打对:AD 的安装、汉化与首选项配置

刚入门的人最容易犯的错,是把时间花在"哪个按钮在哪",而不是"为什么要这么设"。AD 这个软件的默认配置是给通用场景用的,落到具体项目上,有一半的默认值都得改。这一节先把环境和偏好设置理清楚,后面画图的效率高低,一大半取决于这里。

1.1 版本选择、安装与汉化

AD 的版本跨度极大,从早期的 AD09、AD10 到后来的 AD17、AD19、AD20、AD21、AD22、AD23,文件格式、规则引擎、3D 能力差异都很明显。我的建议是:团队内部统一一个大版本号,比如统一用 AD21 或统一用 AD23,别有人用老版本有人用新版本。原因是 AD 向前兼容做得不错,但向后兼容很勉强——你用新版画的板子存成老版本格式,叠层里的阻抗信息、部分规则、3D Body 的属性会掉,等协作的人打开一看,规则没了,线宽全变成默认值。

安装上有几个老生常谈但每年都有人踩的点:安装路径不要带中文、不要带空格,尤其是跑脚本和导出 STEP 的时候,中文路径是最常见的失败原因;如果一台机器要装多个版本,建议装到互不嵌套的独立目录,许可证文件也分开管理,避免两个版本抢同一份配置。许可证这块,正版订阅和本地授权文件两种模式在切换机器时都容易出问题,最省事的做法是把授权信息记在自己的配置文档里,换机器时照着走一遍,别凭记忆。

汉化是新人问得最多的。路径是 DXP → Preferences → System → General → Localization,勾上 "Use localized resources",重启软件生效。但我个人不建议长期用汉化:一是网上能搜到的教程、菜单名、快捷键、报错信息全是英文,汉化之后你反而对不上;二是部分第三方脚本和插件的界面不会被汉化,混在一起更乱。真要汉化,也建议只在自己学习阶段用,上手之后切回英文。

1.2 首选项里必须改的几项

下面这张表是我每装一台新机器都会过一遍的清单,按优先级排的序。改完之后你会发现很多"这软件怎么这么别扭"的抱怨,其实是默认值的问题。

设置项位置建议值为什么要改
最大撤销步数Preferences → Schematic/PCB Editor → General200 至 500默认 50 步,画复杂板子时按几下 Ctrl+Z 就到底了,很抓狂
自动保存间隔Preferences → Data Management → Backup5 至 10 分钟,保留 20 个备份AD 崩一次能吃掉半天工作量,这个设置基本是保险绳
在线 DRCPCB Editor → General按需开,大板建议临时关板子几千个网络时,在线 DRC 会让每次拖动都卡顿
自动移除闭环回路PCB Editor → General勾选防止走线时误生成环形短路,尤其是补线的时候
交互式布线推挤模式PCB Editor → Interactive Routing默认用"推挤并绕行"挤线比手动挪线快得多,但要在铜区附近注意
备份与版本回滚Data Management → Backup打开配合自动保存,出事能回到十分钟前

除了表格里这些,还有两个隐藏但很有用的设置。一个是默认走线宽度和过孔尺寸,在 PCB Editor → Defaults 里把 Track 和 Via 的默认值改成你常用板厂的工艺值,比如信号线 6mil、电源线 20mil、过孔 0.3/0.6mm,这样每次新建走线就不用重新设参数。另一个是栅格设置,原理图统一用 100mil 的整数倍(2.54mm),PCB 统一用 0.1mm 或 0.05mm 的整数倍,栅格对了,比什么对齐工具都好使。

注意:每次改完 Preferences,建议立刻新建一个空白工程验证一遍,别在老工程上验证,避免把老工程的本地设置一起改了。

2. 原理图阶段:把问题消灭在画板之前

原理图画得乱,PCB 阶段就要还债。我见过太多项目,PCB 画到一半发现网络名重复、某个电源网络只有一根引脚、某个器件的封装选错了,返工成本是原理图阶段的好几倍。原理图这一步的核心思路就一句话:让编译器帮你找错,而不是靠眼睛。

2.1 大工程的分区域绘制与命名规范

小工程一张图能画完,上百个器件的工程就必须分块了。AD 提供两种典型做法:层次化设计(用 Sheet Symbol 加 Port 把功能拆成多个子图,适合正式项目)和同页分区域(用矩形框和文本把一页纸分成电源区、MCU 区、接口区,适合中小工程)。

层次化设计的好处是结构清晰,编译的时候能逐层检查,缺点是端口和网络标号一多,改起来要来回跳图。分区域绘制更轻量,但必须靠命名纪律撑住。我的命名习惯是给网络标号加功能前缀:电源用VBUS_5V、VDD_3V3,通信总线用CAN_TX、RS485_A,差分对用USB_DP、USB_DN,控制信号加模块前缀比如PWR_EN、LED_RUN。总线类信号用D[0..7]这种总线写法加总线入口,能省掉大量连线。

分区域的时候有个细节:区域之间只用网络标号连接,不要用长线跨区。一根线从左上角斜穿到右下角,改一处就得拖着看半天。用标号连接,任何一处改动都不影响其它区域。

2.2 编译设置:让错误在编译时就暴露

原理图画完,第一件事不是转 PCB,是编译。Project → Project Options 里有 Error Reporting 和 Connection Matrix 两个页面,这里决定了哪些问题会报红、报黄还是直接忽略。

常见的编译信息我整理成了对照表:

编译提示含义处理建议
Unconnected pin引脚没接线确认是故意悬空还是漏接;故意悬空的加 No ERC 标记
Duplicate Net Names网络名重复必须改,这是硬错误,会导致网络被合并
Floating Net Label网络标号没落在线上通常是栅格没对齐,标号悬空了,挪一下让它贴上导线
Net with only one pin网络只有一根引脚大概率是漏接,或者命名打错一个字
Component has no footprint器件没指定封装转 PCB 前必须补齐

对已经确认过、不需要改的告警,用 Place → Directives → No ERC 放一个小标记在引脚上,编译时就会跳过。关键是不要为了图清静把所有告警都关掉,那样编译就失去意义了。我的习惯是每次编译后先看错误数,错误必须清零;警告数控制在一个可解释的范围内,超出就逐个看原因。

2.3 挪动元件不断线的技巧

"原理图移元件断开连接"是很高频的问题。AD 的拖动逻辑分两种:直接拖动元件本体时,如果引脚上挂着导线,导线会跟着走;但如果你按的是移动(Move)而不是拖动(Drag),导线就会留在原地,视觉上就是"断开了"。另外更常见的原因是引脚热点和导线端点没有真正重合,看着接上了,实际上是导线紧挨着引脚,编译时才报 Unconnected。

解决思路很朴素但很有效:先把栅格设成 100mil 的整数倍,然后用 Tools 里的对齐功能把器件对到栅格上,再重新连一遍线。判断是否真连上的标志是引脚上出现红色的叉或者连接方块消失,以及编译后不报 Unconnected。别靠放大眼睛看,一定要让编译器告诉你。

2.4 元器件对照表与 PDF 输出

出板前给采购和焊接看的东西,主要是元器件对照表和原理图 PDF。对照表用 Reports → Bill of Materials 生成,核心字段是位号(Designator)、值(Comment)、封装(Footprint)、数量(Quantity),再加上自己维护的供应商料号和描述。

PDF 用 File → Smart PDF,注意几个选项:勾选生成网络信息,这样导出的 PDF 里点网络能跳转,方便查线;输出范围选当前工程还是当前图纸;多页原理图记得勾上所有页面。PCB 的装配图我也建议一起出,打印的时候按需要选层组合,比如顶面装配图选 Top Layer 加 Top Overlay 加多层,去掉走线和铺铜,这样焊接的时候看清丝印。

3. 元件库与封装:3D 模型、第三方导入和常见报错

库这一块是所有 AD 使用者的必经之路,也是最容易积攒技术债的地方。库管得乱,项目越多越痛苦:同一个电阻出现三种封装名,同一个封装出现两种焊盘尺寸,最后板子做回来发现丝印叠在一起。这一节讲库的建法、3D 封装怎么做、外部资源怎么导入、导入报错怎么处理。

3.1 封装库的命名纪律

封装命名我强烈建议带尺寸参数,比如R0402_1608、C0603_1608、SOT-23-3、QFN-32_5x5_P0.5、SOP-8_3.9x4.9_P1.27。这样做的好处是,看名字就知道焊盘间距和外形尺寸,跟板厂沟通的时候直接念封装名就行,不用再翻数据手册。

库的组织方式有两种:集成库(.IntLib,原理图符号和 PCB 封装打包在一起)和分离的 SchLib 加 PcbLib。集成库用起来方便,但改封装要重新编译,团队协作时容易出现版本不一致;分离库改起来直接,但要自己管对照关系。中大型项目我更推荐分离库加一个版本管理习惯,每次改动记一句变更说明。

3.2 第三方元件导入:立创商城和其它来源

从立创商城导出元件到 AD 是很常见的操作,导出的通常是 Altium 格式的库文件或者压缩包。导入之后有三件事必须核对:焊盘编号和原理图引脚编号是否一一对应(对不上会出现飞线乱跳或者某个引脚悬空)、焊盘尺寸是否满足自己的工艺(商城库偏保守,小间距的 QFN 建议自己核对)、原点和丝印位置(原点不在器件中心会让后续对齐很麻烦)。

从别的 EDA 工具转过来也是常见需求。比如 Allegro 转 AD 时经常弹出 "not recognized or version is too old",原因一般是 AD 自带的转换器只支持特定版本范围的 Allegro 文件格式,文件太新或太老都读不了。遇到这个提示,我的处理顺序是:先让原设计者从 Allegro 侧导出 ASCII 格式再试;不行就走中间格式,用 ODB++ 或 IPC-2581 这类通用交换格式,用 CAM 的路子导进来;再不行就导出 Gerber 或 PDF 当参考图,在自己这边重画。别在这个报错上死磕,转换器的兼容性不是你能控制的,重画一遍可能比折腾转换还快。

还有一类是Gerber 反推 PCB:File → Import → Gerber,会进到 CAM 编辑器里,逐层指定层类型。这里最关键的参数是单位和格式(常见是英寸加 2:4 或 2:5 精度),选错了出来的板子尺寸能差出几个数量级。导进来的结果是一堆没有网络的线和 Flash,只能当参考图用,想在上面改设计的话,得自己重新赋网络、重新建封装,工作量不比重画小多少。

3.3 元件添加 3D 封装的两种做法

3D 封装看着是锦上添花,实际价值很高:结构干涉检查、装配顺序确认、给客户做展示,都靠它。AD 里给元件加 3D 有两条路。

第一条路是用内置的 3D Body 手工建。Place → 3D Body,可以选挤出体(Extruded)、圆柱(Cylinder)、球体(Sphere)。电阻电容这类规则体用挤出体最省事,画个矩形轮廓,给出高度,设好颜色,几分钟搞定。连接器、插座这类不规则的,就得画多个体拼,或者干脆走第二条路。用这条路要注意:3D Body 的高度(Height)和离板高度(Standoff)是两个概念,贴片器件 Standoff 一般是 0,插座类要考虑针脚插入的高度。

第二条路是导入厂家 STEP 模型。Place → 3D Body → Generic Step Model,然后选嵌入(Embed)还是链接(Link)。我强烈建议选嵌入,因为链接模式一旦模型文件被挪走或者路径变了,3D 就丢了,团队协作时特别容易出事。导入之后的核心工作是对齐原点:模型的原点通常在器件中心或者第 1 脚,而你的封装原点可能在别处,得用 3D Body 的属性面板手动调 X/Y/Z 偏移。对齐的标准是让 3D 模型和焊盘完全贴合,尤其注意引脚位置,差 0.1mm 在 3D 视图里可能看出来,在装配的时候就是干涉。

检查的时候用数字键 3 切到 3D 视图,转着看一圈,重点看几个地方:连接器和外壳是否干涉、电池和屏蔽罩是否压到元件、板边元件是否超出结构限制、背面的元件和正面元件有没有在同一个位置打架。

3.4 导出单个器件的 3D 文件

有时候只需要把某一个器件的 3D 发给结构工程师,不需要整板。做法是在 PCB 库里选中那个器件的 3D Body(注意只选 3D Body,不要连焊盘一起选),然后 File → Export → STEP。导出的 STEP 会带着当前坐标系,别的软件打开时可能位置偏移或者朝向不对,所以最好在导出前先把器件原点设到中心或者第 1 脚,或者导出后让对方按自己的基准重新定义,这一步沟通清楚能省掉好几轮来回。

4. PCB 实操:板框、规则、铺铜与走线

到了 PCB 这一步,技巧密度最高,也是新手和老手差距最大的地方。同一块板子,老手画出来规整、好改、好生产,新手画出来能跑但处处是坑。这一节按实际画板顺序讲:先定板框,再配规则,然后铺铜走线。

4.1 板框从 CAD 导入与手工编辑

结构工程师给的一般是 DXF 或 DWG,导入路径是 File → Import → DXF/DWG,或者用导入向导。这里最常见的坑是单位选错,CAD 里用的是毫米,导入时选了 mil,结果板框尺寸差 25.4 倍。导入前先问清楚对方图纸的单位,导入时对话框里明确指定,导完立刻量一下尺寸对不对。

导入的图形是一堆散线段,还不是板框。选中这些线段,用 Design → Board Shape 里的"从选中对象定义板形",把它变成真正的板框。手工编辑板框也是同一个入口,可以拖动边、加圆角、挖槽、开孔。定位孔建议单独用 Pad 加非金属化孔的方式做,不要用板框挖孔的方式,前者在 Gerber 和钻孔表里表达更清晰,板厂也更不容易误解。

出 Gerber 前记得设原点:Edit → Origin → Set,把原点放在板子的左下角或者某个结构定位点上。这样 Gerber 坐标是正数,板厂好排板,后面对尺寸也方便。

4.2 规则设置详解与单引脚规则

Design → Rules 是 AD 最强大的地方,也是最容易被忽略的地方。我按类别列一下必须配的项:

规则类别常用规则我的常用参数
ElectricalClearance常规 6mil,高压网络单独加规则
RoutingWidth信号 6mil,电源 20mil,大电流按载流量算
RoutingRouting Via Style0.3mm 孔径 / 0.6mm 外径
RoutingDifferential Pairs Routing按叠层算出的阻抗值,USB 一般 90Ω 差分
MaskSolder Mask Expansion一般 2 到 4mil
PlanePolygon Connect Style铺铜连接用十字连接,大电流焊盘用全连接
ManufacturingMinimum Solder Mask Sliver4mil 以上,看板厂能力
High SpeedLength / Matched Lengths按信号时序要求设公差

给单个引脚单独加规则是很多人卡住的地方。正确姿势不是去改全局规则,而是用"类"加"自定义查询"的组合。第一步,把这类特殊引脚归到一个网络类或者焊盘类里(Design → Classes),比如把所有高压引脚放进HV类;第二步,在 Rules 里新建一条规则,"Where The First Object Matches" 选 Custom Query,用 Query Builder 一步步搭出表达式,比如InNet('VBUS') And IsPad,千万别手写,语法错一个符号规则就不生效;第三步,验证规则是否真的生效,用 Tools → Design Rule Check 单独跑这一条,看有没有报出来。这套流程比"到处找哪个引脚能单独设"靠谱得多。

4.3 铜皮里走线怎么避让、多边形填充与铺铜开窗

"铜皮里面走线怎么避让"是搜索量最高的 AD 问题之一,本质上是三个不同场景混在了一起。

场景一,走线要先于铺铜。正确顺序是先画完所有走线,再铺铜。铺铜的时候会自动根据 Clearance 规则避让已有走线。如果线是在铺铜之后加的,一定要重新灌铜:Tools → Polygon Pours → Repour All。这一步不做,铜皮和线就是短路的,DRC 也不一定报得出来,因为铜皮的避让是计算出来的而不是规则检查出来的。

场景二,线必须穿过铜区。这种情况通常是为了散热或者保证铜皮连续,让一根线穿过一块铜。做法是在铜区上放一个挖空区:Place → Polygon Pour Cutout,画一块比线宽稍大的区域,然后重新灌铜。挖空区就是告诉铺铜"这块地方别铺"。如果只是想让某条线避让,也可以给它单独加一条 Clearance 规则,把间距放大,但挖空更直观,也更容易被别人看懂。

场景三,多块铜皮之间的优先级。一块板子上有好几块铜(地铜、电源铜、屏蔽铜),重叠的时候谁让谁由铺铜优先级决定,优先级高的先铺,优先级低的自动避让。用 Polygon Manager 或者设置铺铜顺序来调,改完之后同样要重新灌铜。铺铜参数里还有几个值得改的:去掉死铜(Remove Dead Copper)建议打开,避免留下悬空的铜岛;最小图元长度设成 4 到 8mil,太小的铜渣留着没意义还增加生产风险;十字连接的线宽别设太细,不然焊接散热太快焊不上。

铺铜开窗是另一个高频需求。阻焊层的逻辑和你想的可能相反:在阻焊层上画图形,等于那里不盖阻焊油。所以想露出铜来上锡、散热或者做接地弹片,就在对应的阻焊层(Top Solder / Bottom Solder)上画一块覆盖该铜区的 Region 或 Fill,然后重新出 Gerber。开窗的形状、大小和间距要注意别和自己厂家的最小阻焊桥能力冲突,一般建议相邻开窗之间留 4mil 以上的阻焊桥。

4.4 四层板叠层与高频布线要点

四层板的常见叠层有两种:Top / GND / PWR / Bottom(信号-地-电源-信号)和Top / GND / Signal / Bottom(信号-地-信号-信号)。前者的好处是电源平面完整,两面的走线都有紧邻的参考平面;后者适合电源种类多、需要更多布线空间的情况。选哪种取决于你的信号速率和电源复杂度。

四层板最容易犯的错是参考平面被切碎。地平面上一堆过孔和挖槽把平面切成几块,高速信号从上面跨过去,回流路径就断了,结果就是莫名其妙的 EMI 问题。处理办法很实在:走线换层时在旁边放一个回流地过孔;尽量不让高速信号跨过平面的分割缝;如果必须跨,就在跨缝处放几个缝合电容或者地过孔。

高频走线的几个硬性习惯:先算阻抗再画线,单端 50Ω、差分 100Ω 是常见的默认值,具体值用叠层管理器算,把线宽和间距反推出来,然后写进规则里,让软件帮你保证一致性;控制走线长度和过孔数量,一个过孔带来的寄生参数在高频下很可观;3W 原则,相邻信号线的中心间距不小于线宽的三倍,减少串扰;时钟线和敏感线包地,两边加地线并沿路打地过孔;差分对严格等长等距,改一条必须同步改另一条。

差分线的长度怎么控制:先在工程里把差分对定义好(可以在 PCB 面板的差分对编辑器里创建,或者按_P/_N的命名让软件自动识别),然后在 Routing → Differential Pairs Routing 里设线宽、间距和匹配公差。布线用交互式差分走线,画完之后打开 PCB 面板看每对的长度差,超差就用交互式长度调节(Route → Interactive Length Tuning)绕蛇形线补回来。蛇形线的幅度和间距要控制好,绕得太密反而引入串扰,一般幅度不超过线宽的 4 倍,间距至少 3 倍线宽。

4.5 背钻标注与 Gerber 反推的定位

背钻是高速板里抑制过孔残桩影响的工艺手段,本质是在过孔钻完之后,用稍大直径的钻头把不需要的金属化孔壁部分削掉。设计端要做的事情有两件:一是在层叠和过孔类型上把需要背钻的层对区分出来,二是把背钻的深度或者层对要求写进制板说明和钻孔表里。具体在哪个菜单设置取决于你的 AD 版本,新版本在层叠管理器和过孔属性里能找到相关参数,老版本基本靠制板说明加口头沟通。这件事一定要和板厂提前对齐,因为背钻的深度控制、公差、对叠层的依赖都是工艺问题,设计端单方面标一个数是没意义的。

至于 Gerber 反推 PCB,我的态度是:把它当参考工具,不要当设计工具。反推出来的板子没有网络信息,改一处要手动重连一大片,风险很高。如果只是要看别人的板子怎么布的,导进来看看线宽、间距、叠层,学思路就行。

5. 快捷键与脚本:把重复劳动交给软件

AD 的效率差距,很大一部分体现在手上。同样是画一块板,快捷键熟的人鼠标点击次数能少一半。这一节把常用快捷键、几个高频操作技巧和脚本的用法整理一下。

5.1 高频快捷键速查

使用场景快捷键说明
交互式布线P 然后 T最常用的操作,没有之一
切换布线层小键盘 * / Ctrl+Shift+滚轮换层同时自动加过孔
重新灌铜T 然后 G 然后 A改完铜皮必按,忘了就是隐患
单位切换Q毫米和 mil 来回切
测距Ctrl+M量板框、量间距都用它
切 3D 视图3看装配、看干涉
切回 2D2别忘了切回来,3D 里画不了线
打开层配置L层显示、单层模式、透明度都在这里
栅格循环 / 栅格设置G / Ctrl+G栅格对了,很多对齐问题自动消失
对齐操作A器件、过孔、线段的批量对齐入口

还有一个非常实用的功能是交叉选择:在原理图和 PCB 的 Tools 菜单里都打开 Cross Select Mode,然后在原理图里选一个器件,PCB 上会自动跳过去并选中。查网络、对位号的时候效率提升非常明显,尤其是板子上有几百个器件的时候。

快捷键是可以自定义的:在工具栏上右键 → Customize,选到对应的类别,找到命令改快捷键就行。我个人的习惯是把"重新灌铜"和"设计规则检查"改成顺手的组合,因为这两个操作一天要按几十次。

5.2 器件选不中怎么办

"PCB 上器件不能选中"这个问题我遇到过的原因有四种:Selection Filter 里没勾选对应对象类型,右下角 Panels 下拉里打开 Selection Filter,确认 Components、Pads、Tracks 都勾上了;对象被锁定了,在属性面板里把 Locked 取消;开启了单层模式,当前只显示底层,顶层的器件当然点不到,用 L 打开层配置关掉单层模式;当前在过滤器状态下,比如 PCB 面板或 Filter 面板里设了过滤条件,把过滤清掉就能选了。按这个顺序排查,基本五分钟内能解决。

5.3 统计选中了多少焊盘

做 BOM 核对或者统计某个网络的焊盘数量时,需要知道"框选的这一片到底有多少个焊盘"。纯粹的视觉计数不可靠,用工具:打开 PCB List 面板,在面板的过滤选项里选择"只显示被选中的对象",再加一条对象类型等于 Pad 的过滤条件,列表里的行数就是焊盘数量。不同版本的面板名称和过滤选项位置会有差别,但思路是一样的:先框选,再用列表面板统计。

5.4 用脚本画螺旋线

螺旋线在画电感、天线、加热丝、螺旋屏蔽的时候用得上,手动画几乎是不可能画准确的。AD 支持 DelphiScript 和 VBScript 脚本,社区里流传的螺旋线脚本原理很简单:从一个起始点出发,以一个很小的角度步进,每步半径增加一个固定值,每一步画一段圆弧,循环若干圈就得到一条平滑的螺旋。

用的时候注意几点:脚本里的参数(起始半径、圈数、步进角度、线宽、所在层)都要按你的设计改,别直接跑默认值;跑之前先备份工程,脚本画出来的东西是真实走线,画错了要一条条删;螺旋线的线间距一定要大于最小间距规则,感应用途尤其要注意层间距离对电感量的影响,参数最好是先算再用。

6. 输出交付:BOM、Gerber、PDF、DXF 与 STEP

设计做完只是完成了一半,输出文件错了,板厂做回来一模一样是错的。这一节按输出类型讲关键参数。

输出类型菜单路径关键参数
GerberFile → Fabrication Outputs → Gerber Files单位选英寸,精度 2:5,RS-274X 格式,勾选全部需要输出的层,内嵌光圈表
钻孔文件File → Fabrication Outputs → NC Drill Files单位、格式与 Gerber 保持一致,一般是 Excellon 格式
BOMReports → Bill of Materials位号、值、封装、数量、供应商料号,导出 Excel 或 CSV
原理图 PDFFile → Smart PDF勾选生成网络信息,输出所有页
结构 DXFFile → Export → DXF/DWG单位明确,只导结构相关的层
3D STEPFile → Export → STEP选择导出范围,整板还是选中对象

Gerber 这块我再强调两个细节。单位和精度必须和板厂确认,很多板厂默认收 2:5 精度英寸单位的 Gerber,如果你出了 2:4,孔位和小间距焊盘会出现细微偏差,这种偏差在小板子上不一定看得出来,在大板子上就是错位。出完一定要回读检查,用 AD 自己再导入一遍 Gerber,看层数对不对、有没有漏层、丝印有没有压在焊盘上、钻孔数量和设计里的是否一致。十分钟的回读能避免一次返板。

BOM 的字段建议提前定义好,不要每次出的时候临时加。位号、值、封装、数量是基础,再加描述和供应商料号,采购直接用。数量统计要按实际贴装数量算,不要按原理图里的数量,因为有些器件是选贴的或者有替代料。

出 STEP 给结构工程师的时候,注意把不需要的层关掉或者选范围导出,整板的走线铜皮导出去文件会很大,结构工程师打开都费劲。一般导器件实体加板框就够了。

7. 常见问题与排查速查表

这一节把前面零散提到的坑集中到一张表里,遇到问题先查表,能省不少搜索时间。

现象常见原因处理思路
挪动原理图元件后连线断开用了移动而不是拖动,或引脚热点没对齐栅格检查栅格为 100mil 整数倍,重新连线,编译验证
PCB 上器件无法选中选择过滤器没勾、对象锁定、单层模式、过滤器残留按 Selection Filter、Locked、单层模式、过滤器四项顺序查
铜皮里有走线导致短路铺铜后新增走线没重新灌铜先线后铜,改线后按 T→G→A 重新灌铜
铺铜和线无法避让间距规则太松,或线在铜区内部加 Clearance 规则或放 Polygon Pour Cutout 挖空
想让铜露出来上锡阻焊层没有画开窗图形在对应阻焊层画 Region 或 Fill,注意最小阻焊桥
差分线长度不满足要求未定义差分对或未设匹配规则先建差分对,设差分规则,走完用长度调节补长
从 Allegro 转 AD 报 not recognized转换器版本不匹配换 ASCII 格式、走 ODB++ 或 IPC-2581,或参考重画
导入 DWG 板框尺寸不对单位选错导入前确认图纸单位,导入后立刻量尺寸
3D 导出位置偏移器件原点不在期望位置导出前把原点设到中心或第 1 脚
汉化后找不到菜单汉化只覆盖部分界面切回英文,对着英文菜单名操作
编译报大量警告规则等级设置过严逐条看原因,确认无误的用 No ERC 标记而不是关闭告警
导出 Gerber 板厂说孔径不符单位或精度与厂家要求不一致出图前书面确认单位与精度格式

排查的思路我总结成一句经验:**AD 里 80% 的"怪问题",根子都在三件事上——单位、规则、栅格。**单位错了尺寸就错,规则没配该避让的不避让,栅格没对齐就到处是悬空和断线。遇到想不通的问题,先把这三个变量捋一遍,往往比到处搜答案快。

再说几个我踩过的坑。铺铜的重新灌铜是最容易被忽略的一步,改完线忘了灌铜,DRC 也查不出来,板子回来短路才发现;规则的 Custom Query 手写语法错误不会报错,只会静默失效,所以一定要用 Query Builder 生成;3D 模型链接模式在团队协作里几乎必然出事,一律用嵌入;Gerber 出完不回读,等于把检查工作交给板厂,风险全在自己这边。

我在实际项目里的体会是,AD 这个软件的功能深度远超大多数人用到的部分,但真正拉开效率差距的不是冷门功能,而是把基础配置、规则、快捷键、输出流程这几件事做到位,形成固定套路。每做完一个项目,把这次的规则和输出模板存成工程模板,下次直接套用,一年下来能省掉相当可观的时间,也能少掉很多"这个坑好像上次也踩过"的懊恼。后续如果板子往更高速的方向走,可以再深入叠层阻抗计算、背钻工艺对接和信号完整性仿真这几块,那是另一个层级的功课了。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/10/7 7:18:50

hyperframe实战:HTTP/2帧解析与协议调试完全指南

做协议调试这几年,我最怕的不是报文内容看不懂,而是抓到一个 HTTP/2 帧,却要对着十六进制字节手工拆头。项目下有个分帧模块叫 hyperframes,核心依赖是 python-hyper 项目里的 hyperframe 库。折腾了一个多月,把帧的构…

作者头像 李华
网站建设 2026/10/7 7:17:28

关节空间阻抗控制实战:基于MuJoCo的UR5e柔顺控制仿真

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

作者头像 李华
网站建设 2026/10/7 7:14:54

context-mode:跨线程跨进程上下文传递的工程化方案

接手过线上故障排查的工程师大概都经历过这样的夜晚:接口偶发超时,日志里的 request_id 对不上号,A 服务打印的 userId 到 B 服务就变成了空字符串,你顺着调用链一层层翻,发现中间某个异步线程把参数丢了。这类问题十有…

作者头像 李华
网站建设 2026/10/7 7:14:40

ponytail插件:零散信息自动整理为结构化内容的使用指南

先交代一下背景。我最早注意到 ponytail 这个名字,是在一个技术社区的插件推荐帖里。第一反应是有点疑惑,因为这词本意是"马尾辫",怎么也不像个工具名。后来翻了几篇讨论,又看到"ponytail skill"这个说法频繁…

作者头像 李华