运放信号平移与电平搬移：双极性信号进单电源ADC设计

手上有个传感器，输出是 ±1V 的双极性正弦信号，后面接的却是一颗只用 3.3V 单电源供电的 ADC。直接把信号线怼上去会怎样？负半周被输入端的保护二极管钳掉，正半周超过参考电压的部分也没人负责，采回来的波形像被啃掉两口的饼。这个活儿在模拟前端里叫电平搬移，口语一点叫信号平移——把信号的直流基准从 0V 抬到 1.65V，或者从 -2.5V 抬到 0V，总之让整个波形落进后级能接受的范围里。

信号平移跟放大是两回事。放大改的是摆幅，平移改的是中心点，但工程上这两个动作几乎总是绑在一起做，因为运放本身的反馈网络会把它们互相牵扯：改电阻调增益，偏置跟着跑；调偏置，增益又变了。更麻烦的是单电源场景，运放的"地"其实是电源中点，很多经典电路直接照搬双电源版本，上电就贴轨。这篇就把运放做信号平移的几套主流拓扑掰开讲清楚，包括传递函数怎么推、偏置为什么会被增益放大、单电源下怎么绕开这个坑、以及选料和调试时真正会卡住人的那些参数。

1. 信号平移到底在移什么：从双极性信号进单电源ADC说起

1.1 一个典型场景：±1V 的信号遇上 0~3.3V 的采样窗口

先把问题描述清楚。假设前端传感器的输出是围绕 0V 对称的 ±1V 信号，摆幅 2V，直流分量是 0。后级 ADC 的输入范围是 0~3.3V，内部参考 3.3V，负电压不仅采不到，还会把输入端结构搞出问题。这个时候需要做的运算就是：

Vout = A × Vin + B

其中 A 是增益，B 是平移量。最省事的做法是 A = 1、B = 1.65V，输出范围变成 0.65V~2.65V，稳稳落在 3.3V 量程中间。整个过程不改动信号的形状，只是把它的"重心"从 0V 挪到 1.65V。

要注意这里的 B 是一个直流量，也就是说平移电路的直流精度直接决定了 ADC 读数的绝对误差。放大电路的增益误差可以用软件校准，但平移量的漂移很难用软件补偿，因为它和信号本身分不开。这也是为什么平移电路对运放的失调电压、基准源的稳定度、电阻的匹配精度比普通放大电路更敏感。

1.2 平移量不是随便给的：把信号摆到ADC量程正中间

很多人第一次做这个电路，会把偏置设在 0.5V 或者 3V 附近，理由是"反正只要不撞轨就行"。这个想法在小信号下勉强能用，但会白白损失动态范围。按 A = 1、输出摆到 0.65V~2.65V 算，实际用掉的量程是 2V / 3.3V = 61%，等效损失约 0.7 个 bit；如果把偏置放在 1.65V 并且顺手把增益提到 1.5，输出变成 0.15V~3.15V，用掉 91% 的量程，等效损失降到 0.14 个 bit。

留 150mV 余量不是保守，而是有具体原因的。非轨到轨的运放输出级会吃掉 0.5V 甚至更多的压差，轨到轨输出级在带载时也会掉几十到几百毫伏；同时 ADC 输入端和运放输出之间通常还有一个串联限流电阻和采样电容，那边也会带来微小压降。余量留少了，实测波形顶部会出现平顶，一查全是运放输出饱和。

1.3 平移和放大谁先谁后：级联顺序决定你会不会撞轨

如果电路里既有放大又要平移，级联顺序必须提前想清楚，顺序搞反了会踩一个很隐蔽的坑：先放大后平移，中间级的输出可能已经撞轨了。

举个具体例子。输入 ±1V，需要输出 ±1.5V 并且抬到 1.65V 中心。如果先做 A = 1.5 的放大，中间节点是 ±1.5V，这个电压对地是负的，在单电源系统里已经超出范围，第二级还没开始工作波形就被削了。反过来先平移再放大，输入 ±1V 被抬到 0.15V~2.15V，第二级在此基础上去掉直流只做交流放大，虽然可行，但第二级的偏置又会被它自己的反馈网络二次影响。

最稳的做法是把平移放在最后一级的直流通路上，让前面各级只负责交流增益，偏置网络只出现一次。判断标准很简单：从输入到输出逐级算一遍直流工作点，任何一级的静态输出偏离电源中点过远，就说明顺序需要调整。

2. 同相加法器：最直观的平移方案，也是最容易被增益坑到的一个

2.1 拓扑与传递函数推导

同相加法器的结构是：两路信号各经一个电阻汇到运放的同相输入端，反相输入端用 Rf 和 Rg 构成反馈分压。设输入信号经 R1 进来，参考电压 Vref 经 R2 进来，那么同相端的电压是两路电压按电导加权的平均值：

V+ = (Vin × R2 + Vref × R1) / (R1 + R2)

理想运放下同相端不取电流，所以这个分压关系很干净。反相端虚短到 V+，输出端的增益来自反馈网络：

Vout = (1 + Rf / Rg) × V+

把两式合并：

Vout = k × (Vin × R2 + Vref × R1) / (R1 + R2)，其中 k = 1 + Rf / Rg

取 R1 = R2 = R，式子立刻简化成一个非常漂亮的形式：

Vout = k × (Vin + Vref) / 2 = (k/2) × Vin + (k/2) × Vref

也就是说信号增益 A = k/2，平移量 = A × Vref。想得到 Vout = Vin + Vref，只要让 Rf = Rg（此时 k = 2）并且两路输入电阻相等。这是同相加法器最常用的配置，电路只有三只电阻加一只运放。

2.2 为什么偏置会被同倍放大：预分压方案

上面那个结论里藏着一个陷阱：平移量等于增益乘以参考电压，参考电压被放大了一倍。如果你的需求是 A = 3、B = 1.65V，按照 A = k/2 必须取 k = 6，于是需要的参考电压是 1.65 / 3 = 0.55V，而不是 1.65V。

我见过太多人在这里翻车：参考电压老老实实分压出 1.65V 接进去，结果是输出直接撞到电源轨，示波器上一条直线。原因就是偏置被放大了 3 倍，1.65V 变成了 4.95V，远超供电。这类问题的通用处理方式只有两条：

• 预分压法：把参考电压先按 1/A 分压再接进加法器。优点是省一个运放，缺点是分压后的基准源阻抗变高，容易被同相端的输入电阻和信号源阻抗拉扯，精度取决于分压电阻和加法电阻的匹配。
• 缓冲法：用一只运放做电压跟随器，把预分压后的基准缓冲成低阻，再送给加法电阻。多一只运放和一个封装，换来的是基准源几乎不受负载影响，实测漂移明显更小。

如果对平移量的稳定度要求高，还有第三种做法：用运放加参考源搭一个小恒流源给分流基准（比如并联稳压结构）提供偏置，这样基准电压对电源纹波和温度都不那么敏感。代价是电路复杂度和静态电流上去，一般只有精密测量场合才值得。

2.3 三个电阻的取值交互：输入阻抗、噪声增益与源阻抗

同相加法器的电阻不能只按增益算，还要同时满足三个约束。

第一是源阻抗约束。理想运放的同相端不取电流，所以从 Vin 看进去的负载是 R1 串联 R2（因为 R2 另一端是低阻基准），等于 R1 + R2。取 10k + 10k 就是 20k，如果换成一个 5k 输出的传感器，加载效应会让信号幅度直接掉一截，而且这个衰减量还随信号源内阻变化，标定都标不准。信号源阻抗偏高时，先加一级跟随器比凑电阻划算。

第二是噪声约束。同相端看到的等效电阻是 R1 并联 R2，10k 各一只就是 5k，室温下的热噪声密度约为 9.1 nV/√Hz。作为对比，NE5532 的输入电压噪声典型值是 5 nV/√Hz。也就是说在这个电阻量级下，总噪声由电阻热噪声主导，而不是运放。想把本底噪声压下去，只能把 R1、R2、Rf、Rg 整体降一个数量级（比如统一用 1k），代价是前级负载加重、功耗上升，同时还要注意运放的输出驱动能力是否够。

第三是噪声增益约束。放大器的闭环带宽不是按信号增益算的，而是按噪声增益 k = 1 + Rf/Rg 算的。A = 1 时取 Rf = Rg = 10k，噪声增益是 2，一只 GBW = 10MHz 的运放在这里的闭环带宽只有 5MHz；如果为了省事把 Rg 取小、Rf 取大，噪声增益会更大，带宽进一步缩水。这一点在第 5 节还会展开。

3. 差分/减法结构：让偏置"穿"到输出而不被放大的技巧

3.1 标准差分放大器的传递函数与 R4 接地的陷阱

差分放大器（减法器）是四只电阻加一只运放的标准结构：同相端经 R3 接被测信号，经 R4 接地；反相端经 R1 接另一路信号，Rf（即 R2）从输出反馈回来。在 R1 = R3、R2 = R4 的匹配条件下，传递函数是：

Vout = (R2 / R1) × (Vin+ − Vin−)

教科书讲到这里就停了，然后你就发现这个式子做平移很难受：想上移 +1.65V，就必须让 Vin− 等于 −1.65V/A，也就是需要一个负电压参考。在单电源系统里造负参考，要么加充电泵，要么从电源上倒过来接，两条路都不省心。

问题出在 R4 接地上。R4 接地意味着同相端的下拉是 0V，整个结构的零点就是 0V，输出的直流点必然跟着两个输入的差值走。

3.2 把 R4 从地挪到 Vref：一个不被放大的偏置

把 R4 的接地端改成接参考电压 Vref，情况完全变了。重新推一遍：同相端经 R3 接 Vin、经 R4 接 Vref，同相端电压为

V+ = (Vin × R4 + Vref × R3) / (R3 + R4)

输出等于 V+ 乘以上升到同相端的增益，再减去反相端的贡献：

Vout = V+ × (1 + R2 / R1) − Vin− × (R2 / R1)

代入 V+ 并且取 R1 = R3 = R、R2 = R4 = Rf：

Vout = (Rf / R) × Vin + Vref − (Rf / R) × Vin−

整理一下：

Vout = (Rf / R) × (Vin − Vin−) + Vref

这就是整篇文章里最值得记住的一个结论：把差分放大器的下拉电阻从地挪到参考电压上，参考电压会原封不动地"穿"到输出端，不会被增益放大。增益 A = Rf/R 想调多大调多大，平移量始终等于 Vref，两者彻底解耦。

这个结构在单电源电平搬移里几乎是标配。Vref 直接从 3.3V 用两只等值电阻分压出来就是 1.65V，配合 A = 1 的配置，输出正好居中。前面第 2 节那个"偏置被放大"的坑，在这里通过改一个连接点就绕过去了。

需要留意的是，Vref 分压网络并不是理想的低阻源。两只 10k 分压得到的 1.65V，戴维南等效内阻是 5k，它和 R4 并联之后会改掉同相端的分压比，导致实际平移量偏离设计值。计算时要把这个 5k 算进去，或者干脆用一只跟随器把分压点缓冲一下，实测中后者的平移精度明显更稳。

3.3 四个电阻的匹配误差如何吃掉共模抑制比

差分结构的精度几乎全押在电阻匹配上。四只电阻中任何一只偏离标称值，都会把两路输入的增益比例拉歪，共模抑制比（CMRR）随之崩掉。工程上的最坏情况估算可以粗略写成：

CMRR ≈ 20 × log10 [ (1 + Rf / R1) / (4 × t) ]

其中 t 是单只电阻的相对容差（最坏情况假设各电阻偏差方向相反）。按 Rf/R1 = 1 代入，得到下面这张对照表。

这张表最值得看的一列是"对 1V 共模干扰的残留"。如果现场有 1V 的工频共模电压（电机、变频器边上很常见），1% 电阻带来的 20mV 残留会直接叠在平移量上，看起来像是"偏置自己漂了"。所以做信号平移时不要吝啬电阻精度，尤其是把平移量当作绝对精度指标来用的场合。

4. 反相加法器与两级级联：什么时候值得多用一个运放

4.1 反相加法器的符号问题与负基准的生成方式

反相加法器是另一个经典结构：输入信号经 R1 到反相端，参考经 R2 也到反相端，Rf 从输出反馈到反相端，同相端接地或者接中点。传递函数是两个输入分别按 -Rf/R 加权求和：

Vout = −(Rf / R1) × Vin − (Rf / R2) × Vref

它最大的特点是反相端是真正的虚地，同相端静态电压固定，输入端没有共模摆幅。这个特性带来两个好处：一是共模失真小，二是输入端寄生电容与源阻抗的相互作用更容易预测，高频下更稳定。所以高保真、低失真场合反相结构一直更受欢迎。

但用在单电源平移上，它有两个绕不开的麻烦。第一是符号：信号增益是负的，想让最终输出是同相的，要么在参考电压上做文章，要么后面再跟一级反相器。第二是偏置极性：要让 Vout 上移，−(Rf/R2) × Vref 必须是正的，也就是 Vref 本身得是负的。在单电源系统里生成负参考的常见做法是：用一路反相器把分压出来的正基准反成负的（本质是增益为 −1 的反相放大，参考点取中点），或者用开关电容式反相器把正压翻成负压。两种方式都会引入额外的噪声和漂移，不如第 3 节那个"参考穿透"的差分结构来得干净。

结论是：反相加法器适合双电源系统，或者适合"平移量固定、精度要求不苛刻"的场合；如果系统是单电源且对偏置精度有要求，优先考虑差分结构。

4.2 先同相放大再反相放大，可行吗

这是在做多级前端时经常冒出来的问题。答案是可行，但要接受三类代价，而且要提前算清楚。

第一类是直流失调的符号翻转和累积。设第一级是同相放大，其输出失调是 Vos1 × NG1（NG 是噪声增益）；第二级是反相放大，它会把前级的失调连同自己的失调一起反相并再放大一遍。总的输出失调不再是单个运放的指标，而是两级失调按各自增益加权的结果。精密场合用两级放大时，总失调会明显劣于单级。

第二类是偏置量被后级再乘一遍。如果第一级里带了一个 1.65V 的平移量，第二级反相放大倍数是 −1，输出端这个偏置就变成了 −1.65V，整个符号反了，得重新补一个基准。所以更好的安排是：前级只做交流放大，把平移网络留在最后一级的直流通路上，这样偏置只被处理一次，前面的增益怎么调都不影响最终的中心点。

第三类是负载与阻抗。反相级的输入阻抗等于它的输入电阻 R1，对前级来说就是一个实打实的负载。如果 R1 取 10k，前级输出就得能驱动 10k，同时还要考虑前级输出级在接近轨时的线性度。

一个实用的经验是：两级结构用"同相 + 反相"的组合，比"反相 + 反相"多拿一份高输入阻抗的优势，但比"同相 + 同相"多一次符号折腾。如果最终输出极性要求是同相，最省事的是同相放大加最后一级差分平移，一共两只运放，直流链路最干净。

4.3 交流耦合加偏置电阻：最省事的方案，代价是丢掉直流

如果信号是纯交流、不含任何有用的直流信息，那还有一个只用一只电容和两只电阻的方案：信号经隔直电容 C 耦合到节点，节点再由两只等值电阻分压到电源中点，然后送进后级。这是最简单、成本最低的平移方式。

它的低频截止频率是 f = 1 / (2πRC)，其中 R 是耦合电容看到的总等效电阻。取 C = 1µF、R = 10k||10k = 5k，截止频率约为 32Hz；如果信号下限是 20Hz，这个截止点就太靠上了，幅度和相位都会有明显偏差，得把电容加大到 4.7µF 或者把电阻提高到 47k 量级。

代价也很清楚：直流分量全部丢失，偏置的精度完全取决于分压电阻和电源的稳定度，而且上电建立时间由 RC 决定。分压点通常还要并一只大电容（10µF 量级）来降低基准噪声，但这会让建立时间进一步拉长——10µF 配 5k，时间常数 50ms，稳到 1% 需要大约 230ms，这就是"上电后输出要等一下才准"的原因。测试时如果不等，读数会偏低或者偏高，容易误判成电路有问题。

5. 平移电路里真正卡人的运放参数：Vos、GBW、SR、CMRR

5.1 失调电压与失调电流：输出端直流误差怎么算

信号平移的绝对精度直接被运放的直流指标决定，因为平移量本身就是一个直流量。输出端的直流误差可以用一个统一的形式估算：

Vos_out ≈ (Vos + Ios × R_bal) × NG

其中 Vos 是输入失调电压，Ios 是输入失调电流（两输入偏置电流之差），R_bal 是两端等效直流电阻的差值，NG 是噪声增益（对同相和反相结构都等于 1 + Rf/Rg，差分结构也要单独推）。如果两端直流电阻配平，Ib 的一次项互相抵消，只剩 Ios 项。

拿数字说话。一只通用双极运放的 Vos 典型值在 0.5mV 量级，最大值可能到 4~5mV（具体看厂家和等级）。在 A = 1 的差分结构里，这个失调会原样出现在输出端。4mV 相对于 3.3V 满量程是 0.12%，折算到 12bit ADC 大约是 5 个 LSB 的固定偏移。如果系统要求 1 LSB 以内的直流精度，就必须换用低失调运放，或者加调零网络。

输入偏置电流的影响同样不能忽略。双极输入运放的 Ib 在几十到几百 nA 量级，如果两端直流电阻差了 10k，产生的误差就是 Ib × 10k，比如 100nA × 10k = 1mV，与 Vos 同量级。CMOS 或 JFET 输入运放的 Ib 在 pA 量级，这个误差项基本可以忽略，但它们的 Vos 温漂往往不如精密双极运放。Ios × ΔR 和 Vos 是两个独立的误差源，选料时要分别对照信号源阻抗来评估，不能只看 Vos 一个指标。

5.2 GBW 与压摆率的分工，以及余量该留多少

闭环带宽按噪声增益算：

f_cl = GBW / NG

注意是噪声增益而不是信号增益。反相放大的信号增益是 Rf/R1，但噪声增益是 1 + Rf/R1，两者差 1。当增益取 10 时，这个差别可以忽略；当增益取 0.1（衰减）时，噪声增益仍然是 1.1，带宽远小于按信号增益算的结果，这就是为什么衰减电路不能随便选慢运放。

余量怎么留，我的习惯是：小信号场合要求 f_cl 至少是最高信号频率的 10 倍，因为闭环增益在截止频率之前就开始滚降，再加上有限相位裕度带来的峰化，5 倍余量下高频段的增益平坦度已经开始难看。

压摆率是另一回事，它管的是大信号和高频大幅值的组合。所需压摆率按下式估算：

SR_need = 2π × f × Vpk

举一个具体的：10kHz、幅度 1V 的正弦，所需压摆率是 2π × 10⁴ × 1 ≈ 0.063 V/µs；把频率提到 100kHz，所需压摆率变成 0.63 V/µs。一只老式的通用双极运放压摆率典型值只有 1V/µs 左右，在 100kHz 下只剩 1.6 倍余量，失真已经开始抬头；而一只 NE5532 级别的运放压摆率在 9V/µs 量级，同样的工况下余量超过 14 倍，非常轻松。

余量留多少，分两种情况。如果只要求波形不失真，1.5~2 倍就够；如果对失真指标有要求（比如 THD 要做到 0.01% 量级），经验上要留 3~5 倍，因为压摆率限制不是硬性截止，而是在接近极限时失真迅速恶化。还要注意全功率带宽这个概念：FPBW = SR / (2π × Vpk)，它给出的是"在给定输出幅度下，压摆率允许的最高频率"，做带宽规划时用这个数比用 GBW 更贴近实际。

5.3 CMRR、THD 与结构选择的关系

共模抑制比和总谐波失真之间确实有关系，而且关系比想象中直接。运放的输入级对共模电压的响应不是完全线性的，CMRR 本身也会随频率下降。当输入端存在摆动的共模电压时，这部分非线性会被部分转换为差模信号，最终以"共模失真"的形式出现在 THD 里。

这就解释了一个老经验：同样的运放，接成反相放大的 THD 通常低于同相放大。反相结构的两个输入端都是虚地，共模电压基本恒定，共模失真几乎为零；同相结构的输入端直接跟着信号摆动，共模失真直接进入输出。信号幅度越大、频率越高，差别越明显。

平移电路的选择因此多了一条依据：如果信号本身幅度不大、对失真也不敏感，同相加法器或差分结构都行；如果信号幅度大、带宽高，或者后端是音频级的测量，优先考虑反相结构或者输入共模恒定的差分结构。另外，外部电阻失配造成的"系统级 CMRR"往往比运放自身的 CMRR 更差，这一点在 3.3 节已经算过了，选电阻的优先级不低于选运放。

5.4 RFI 整流与输入端的低通：为什么输出直流点会慢慢漂

有个现象很折磨人：电路在实验室里一切正常，装到现场后输出的直流点开始缓慢漂移，幅度在几十毫伏量级，还找不到明显规律。这种情况有一大半是射频整流造成的。

运放的输入级晶体管在射频信号面前表现得像个非线性器件，输入端的射频干扰会被"整流"成直流分量，表现为输出直流点的偏移或低频噪声。信号平移电路对这个问题格外敏感，因为平移量本身就是直流指标，输入端任何微小的直流误差都会原样输出。

三个改善手段：

• 输入端加 RC 低通。比如串 100Ω、并 1nF，截止频率约 1.6MHz；如果信号带宽只有几十 kHz，把电容加大到 10nF 让截止点降到 160kHz，抑制效果更好，同时不影响有用信号。
• 反馈电阻并联小电容。在 Rf 上并一只几十到几百 pF 的电容，既限制高频增益，又改善相位裕度，对付射频干扰非常有效。但要注意这个电容和输入端的寄生电容一起决定了高频响应，取值不能拍脑袋。
• 缩短输入引线，把 RC 尽量靠近运放管脚。长导线就是天线，走线越长拾取越多，滤波器位置错了等于没装。

判断是不是射频整流还有一个简单办法：用手捏住输入端导线，看输出直流是否明显变化；或者把电路放进金属盒里再测一遍，漂移消失基本可以确认。

6. 单电源实战：把 ±1V 正弦搬到 0.65~2.65V 并送进 3.3V ADC

6.1 指标拆解与拓扑选型

目标定得具体一点：输入 ±1V 正弦，1kHz~10kHz；电源 3.3V 单电源；输出送到 12bit ADC；要求输出范围落在 0.3V~3.0V 之间，中心点 1.65V，直流精度优于 1%。

按第 3 节的结论，选差分型电平搬移：信号进同相端，同相端下拉电阻接 1.65V 参考，反相端接地，取 R1 = R3 = 10k、Rf = R2 = 10k，增益 A = 1，输出就是 Vin + 1.65V，实际范围 0.65V~2.65V，中心 1.65V。这个方案的好处是偏置不被增益放大，两只 10k 分压就能给出参考，元件最少。

如果要充分利用量程，把增益提到 1.4，则 Rf = R2 = 14k（用 14k 或者 13k + 1k 拼），输出变成 0.25V~3.05V，一共三只不同阻值，元件还是五个。增益一高，对电阻匹配的要求也跟着提高，这一条要权衡。

6.2 参数计算与元件清单（NE5532 还是 4558）

先回答一个高频问题：NE5532 和 4558 能不能用在这个 3.3V 单电源场景？答案是不能。这两只都是为 ±5V 到 ±15V 双电源设计的老式双极运放，手册的推荐工作电压下限远高于 3.3V，输入端共模范围也离负轨很远。硬塞进 3.3V 单电源，最常见的结果是输出根本出不来波形，或者只有在很窄的输入范围里勉强工作。3.3V 单电源场合必须选低压轨到轨（RRIO）运放，这是一条硬约束，不是优化项。

电阻全部选 0.1% 薄膜，1.65V 参考由 3.3V 经两只等值电阻分压得到，并在分压点并 1µF 电容降噪。注意分压点的戴维南内阻是 5k，会和 R4 并联改变分压比，两个选择：把分压电阻降到 1k 量级（静态电流 1.65mA，可以接受），或者加一只跟随器缓冲。分压点并 10µF 会让上电建立时间变长，调试时要等稳定再读数。

参数核算我习惯用一段脚本先跑一遍，避免手算出错：

# 单电源差分型电平搬移：关键参数核算 import math Vin_pk = 1.0 # 输入信号幅度 V Vcc = 3.3 # 单电源 V Vref = Vcc / 2 # 目标偏置 1.65 V margin = 0.15 # 输出端预留余量 V A_max = (Vref - margin) / Vin_pk print("允许的最大增益 A = %.3f" % A_max) A = 1.0 R1 = R3 = 10e3 Rf = R2 = R4 = A * R1 print("R1=R3=%.0f Rf=R2=R4=%.0f" % (R1, Rf)) GBW = 10e6 # 手册典型值，按实际器件替换 NG = 1 + Rf / R1 f_sig = 10e3 f_cl = GBW / NG print("闭环带宽 %.2f MHz，10kHz 处余量 %.0f 倍" % (f_cl / 1e6, f_cl / f_sig)) SR_need = 2 * math.pi * f_sig * (Vin_pk * A) print("所需压摆率 %.4f V/us" % (SR_need / 1e6)) k, T = 1.38e-23, 300 R_par = (R1 * R2) / (R1 + R2) en = math.sqrt(4 * k * T * R_par) print("同相端等效电阻热噪声 %.1f nV/rtHz" % (en * 1e9))

跑出来的几个数字很说明问题：闭环带宽在 MHz 量级，对本例的 10kHz 信号余量几百倍，完全不是瓶颈；所需压摆率不到 0.1V/µs，几乎任何器件都能满足；而 10k 电阻组成的加法网络，热噪声密度在 9nV/√Hz 量级，如果选的是噪声更低的运放，本底噪声反而会被电阻主导。这三个结论一起说明：这类中低速平移电路的瓶颈在直流精度和电阻，不在带宽和速度。选型的注意力应该放在 Vos、Ib 和电阻匹配上，而不是盯着 GBW 越大越好。

6.3 上电调试顺序与实测数据

我调试这类电路有一套固定顺序，比"上电看波形"高效得多。

1. 不接输入信号，先量静态工作点。输入端对地短接，用万用表量同相端、反相端和输出端电压。理想情况下三者都应该等于 1.65V（虚短成立），实测偏差在几毫伏以内说明直流链路正常。如果输出明显偏离 1.65V，先查分压电阻，再查运放供电。
2. 量两端电压差。同相端和反相端的电压差应该在 Vos 量级（几毫伏）。如果差到几十毫伏，运放可能已经进入非线性区，或者反馈电阻没焊好。
3. 接入信号，示波器用直流耦合看输出。重点看三件事：波形的中心是不是在 1.65V 附近；峰峰值是不是等于 2V（A = 1 时）；顶部和底部有没有平顶。
4. 换交流耦合看波形质量，把示波器带宽限制打开，观察有没有高频毛刺或振荡。有毛刺就去查反馈电容和输入 RC，有振荡就去做第 7 节的排查。
5. 扫频确认增益平坦度。从 100Hz 扫到 100kHz，看输出幅度变化是否在 1% 以内。如果高频段幅度下降明显，按 GBW / NG 反推闭环带宽，判断是不是带宽不够。

按这套流程走一遍，实测输出中心点通常在 1.65V ± 5mV 以内，峰峰值误差取决于电阻精度，0.1% 电阻下一般能进 0.5%。

6.4 在 circuitjs 里验证直流工作点与增益

仿真在电路调试里的价值，是验证直流工作点和增益，不是验证噪声和精度。这两件事仿真给不了答案，得靠实测。

在 circuitjs 里搭这个差分搬移结构，有一件事容易让人困惑：运放模型的开环增益怎么设成无穷大。实际上 circuitjs 的运放元件本身就是一个高开环增益的受控源模型，它没有"把增益填成无穷大"的入口，也没必要有——闭环增益由外部电阻决定，只要开环增益足够高，虚短就成立。如果仿真里想更接近理想，可以用受控电压源代替，把增益设到 1e5 或 1e6 量级，效果就是理想运放了。

仿真时我一般看三件事：一是用探针看同相端的实际电压，确认参考分压没有被 R4 和分压内阻的并联效应拉偏（这是实际电路最容易出错的地方，仿真里同样会体现）；二是把输入输出接到同一张示波器上，用直流耦合看中心点；三是扫几个频点看增益是否平坦。至于稳定性、失真和噪声，仿真里的模型太理想，参考价值有限，不如直接上板实测。

7. 排错链路：输出贴轨、自激、零漂，按什么顺序查

7.1 输出贴轨：从基准源往回倒查的六步

输出贴在电源轨上不动，是这个电路最经典的故障。我的排查顺序是从后往前倒查，因为越靠后的环节越容易出问题：

1. 断输入。把输入信号断开，输入端对地接一个电阻（模拟源阻抗）。如果输出仍然贴轨，问题在直流链路，与信号无关；如果恢复正常，问题出在信号源或耦合环节。
2. 量同相端电压。同相端应该等于设计的偏置电压。偏差大就先查分压电阻的阻值和焊接，特别容易出问题的是分压点并被误焊到电源或地的电容。
3. 量反相端电压。如果同相端正常而反相端不跟随，检查反馈电阻是否虚焊、反馈走线是否断开。反馈断了运放就是开环状态，输出必然贴轨。
4. 量运放供电。单电源电路里，运放的负电源脚接的是地而不是负压，这一点在照着双电源图改单电源时特别容易搞错。同时确认供电电压在器件的工作范围内。
5. 算一遍转载效应。把参考源的内阻代进去重算同相端电压。分压点内阻和下拉电阻并联，会让实际偏置低于设计值，偏得多了就会撞到某一侧的轨。
6. 替换法。上面五步都正常，换一只运放或者换一批电阻再试。这一步不要省，我遇到过运放管脚有隐性裂纹、看上去焊好了实际开路的情况。

7.2 70 倍增益下 4558 为什么容易叫：噪声增益、相位裕度与布局

"4558 在 70 倍增益下会不会自激"这个问题，得分开看。按噪声增益算，70 倍闭环增益对应噪声增益 71，4558 的 GBW 在 3MHz 量级，此时闭环带宽只有约 42kHz，从带宽角度看完全不是问题，运放在这个增益下反而是最稳的工况之一。所以自激的原因通常不在增益本身，而在这几件事上：

• 反相输入端的寄生电容。这是最常见的原因。反相端的输入电容（运放输入电容加布线电容，几个 pF 到十几 pF）和输入电阻构成一个高频极点，会和反馈网络一起吃掉相位裕度，增益越高越危险。标准对策是在 Rf 上并联一只小电容 Cf，经验条件是 Rf × Cf ≥ R1 × Cin。取 R1 = 1k、Cin = 10pF，则 Rf × Cf ≥ 10ns；如果 Rf = 70k，Cf 取 150pF 就够，同时把闭环带宽限制在 1/(2πRfCf) ≈ 15kHz 附近，要确认不影响信号带宽。
• 容性负载。输出直接接长电缆、或者接 ADC 的采样电容网络，等效容性负载会让输出级的相位裕度进一步恶化。对策是输出串一只 22~100Ω 的隔离电阻，把容性负载和运放输出级隔开。
• 电源去耦不良。电源脚没有就近的 100nF 电容，或者地线走成了长回路，都会通过电源耦合形成正反馈。每只运放的电源脚旁边放 100nF 瓷片电容，尽量贴近管脚，再在电源入口放 10µF 电解。
• 布局问题。反馈走线绕远、输入走线和输出走线平行相邻，寄生耦合足以让高增益级自激。反馈电阻紧贴运放放置，输入走线尽量短。

排查自激的实操手法：用示波器看输出有没有几百 kHz 到几 MHz 的持续振荡；用镊子尖碰一下反相端，看振荡频率是否变化（变化说明是相位裕度问题）；把负载断开看振荡是否停止（停止说明是容性负载引起）；把输入短接到地看是否还在振（还在振说明和信号路径无关，是布局或电源问题）。

7.3 偏置随频率和时间变化：两类完全不同的原因

平移量不稳定分两类，原因完全不同，排查方式也不同。

随频率变，通常是交流耦合造成的。如果电路里用了隔直电容，低频段电容阻抗升高，信号被衰减，同时分压偏置点的负载也在变化，输出中心点看起来"随频率漂"。用直流耦合的信号源和示波器（不用探头上的 AC 挡）就能区分：如果直流耦合下中心点稳定，说明问题在测量方式或耦合电容，不在电路本身。另一类随频率变的原因是两路加法信号的相移不同，加法系数随频率变化，这通常出现在带宽不够的运放上。

随时间漂，主要看三个方向。一是温度：用手摸或者用热风轻吹电阻和运放，输出直流跟着动，说明是电阻温漂或运放的 Vos 温漂；用低温度系数电阻（25ppm/℃ 量级）和低温漂运放能明显改善。二是自热：大阻值电阻上的功耗会让自身温度慢慢变化，整个漂移过程要几分钟才稳定，把阻值整体降一个数量级能缓解。三是射频整流，判断方法在第 5.4 节讲过，用手捏输入端看漂移是否变化。

7.4 供电、去耦与地线的经验做法

最后说几条布局和供电上的常规做法，都是踩过坑之后留下来的习惯。

去耦电容就近放。每只运放的电源脚配一只 100nF 瓷片，位置尽量贴近管脚，引线越短越好；电源入口再放一只 10µF 电解或钽电容做储能。平移电路的直流精度对电源噪声敏感，去耦做不好，输出上会看到和电源纹波同频的偏置抖动。

地线单点汇流。信号地、参考地、电源地在一点汇合，不要让大电流回路从信号地上穿过。参考分压点的地尤其要干净，因为它直接决定偏置电压，一旦被地电流污染，平移量就带上了噪声。

输出驱动容性负载要隔离。如果平移后的信号要去驱动后级的栅极结构（很多人习惯说成"基极"，严谨一点应该说栅极），注意栅极本质上是容性负载，而且容量不小。运放输出直接接上去很容易振荡，串一只 22~100Ω 的隔离电阻，再在栅极附近留一个泄放电阻，稳定性会好很多。

基准源尽量用低阻。分压得到的参考电压看着简单，但它的内阻会和电路里的其他电阻相互作用。要求平移精度高的时候，加一只跟随器缓冲分压点，或者用运放搭个低阻基准，比反复调整分压电阻靠谱得多。我自己做过的几个项目里，从"分压直连"改成"分压加缓冲"之后，平移量的批次一致性改善非常明显，这部分成本换来的稳定性是完全值得的。