KiCad PCB等长组设置全攻略：从Net Class到绕线工具实战

最近KiCad用的人明显多了起来，很多以前用立创EDA或AD的硬件工程师转过来之后，第一个卡住的地方往往不是画原理图，而是PCB里这堆“高级约束”到底在哪设置。尤其等长组，这个概念在别的工具里可能是一个按钮，在KiCad里却要自己把“Net Class + Length/Skew + 绕线工具”串起来用。刚好我这段时间在处理一块带DDR3和USB2.0的四层板，等长组从无到有调了个遍，踩了几个挺典型的坑，干脆把整个过程完整记录下来。如果你也正在纠结“KiCad到底能不能做等长组”“等长组设置完为什么DRC不报错”，这篇应该能帮你少走不少弯路。

1. 动手之前，先搞懂等长组到底在等什么

1.1 等长不是“电线一样长”，而是“时间一样长”

很多刚接触高速PCB的朋友容易把等长理解成“把线画得一样长”，这个说法只说对了一半。真正要等的是信号的传播时间。电信号在铜箔里传播的速度不是光速，而是由层叠结构、介电常数、线宽线距共同决定的。FR4板材上，信号传播速度通常在6.7ps/mm左右，也就是说每相差1mm走线，信号到达时间就会差大概6.7皮秒。

举个实际例子，DDR3-1600的一个UI周期是625ps，如果组内两根线差了3mm，时间差大约是20ps。单独看20ps好像不算大，但要是再叠加时钟抖动、电源纹波、串扰、温度漂移，时序裕量很快就没了。所以等长组的本质是把一组时序相关的信号，比如DDR数据总线、USB差分对、RGMII数据线，限制在同一个时间预算范围内，而不是单纯为了视觉上好看。

理解这一点之后，再回到KiCad就会清楚很多：KiCad里的等长组不是一个“拖选框”，而是一套由规则驱动的工作流。你要先告诉工具“哪几条线是一组的”，还要告诉它“组内允许差多少长度”，然后DRC才能帮你判断有没有问题。

1.2 KiCad 里等长组的组成套路：Net Class + Length/Skew + Tune

我在KiCad 8.x和9.x上都试过，等长组的基本组成可以拆成三块。

第一块是Net Class，也就是网络类。你可以在Board Setup里新建一个类，比如DDR3_DQ0，然后把DQ0到DQ7这几根网络全都归到这个类里。等长组的“组”在KiCad里最直接的落地方式就是这个。第二块是长度约束，在Net Class里可以设置Min、Max、Target，还有最重要的Skew。Skew就是组内各网络之间允许的最大长度偏差，这是等长检查的关键字段。第三块是绕线工具，在PCBNew里用Tune Track Length和Tune Differential Pair这两个交互工具，把不符合长度的网络绕出蛇形或手风琴形状，让实际长度落到约束范围内。

这套流程第一次用会觉得绕，但熟练之后反而比图形化“拉一根目标线”的方式更精准。因为你把规则写在Net Class里，后面换板子、改版本，规则还能复用，DRC也始终在后台帮你盯着。与其抱怨KiCad没有一键等长，不如先适应这种“规则先行”的思路。

2. 新建工程前，把单位和时序预算先定好

2.1 单位、层叠和传播延迟的粗略换算

等长调参的第一步不是打开绕线工具，而是先把单位体系统一。KiCad默认显示单位可以在Board Setup里的General选项下调整，我一般用毫米，因为跟机械结构、外壳图纸对起来方便。如果你是从AD转过来的，可能习惯mil，也完全没问题，但要注意同一张板子里别来回切换，很容易把数值搞混。1mm约等于39.37mil，这个换算关系我每次做等长时都要在心里过一遍。

层叠信息同样关键。四层板常见的层叠是“信号-地-电源-信号”，FR4的介电常数大约在4.2到4.6之间，但考虑到微带走线周围的混合介质，实际等效介电常数会低一些。我习惯直接用“每毫米约6.7ps”这个工程估算值来算时间预算。不是特别精确，但用来判断“这个等长偏差能不能接受”完全够用。比如USB2.0高速模式，协议本身对差分对内skew的要求在100ps级别，按6.7ps/mm反推，长度差控制在十几毫米以内理论上不会出大问题，但工程上大家都会留更严格的裕量，一般会做到5mil到10mil以内，也就是0.127mm到0.254mm。

2.2 每个组的等长范围该给多少

很多朋友上来就问“等长组一般设多少毫米”，这个问题其实没有标准答案，因为每个芯片的手册会给不同的时序预算，PCIe、USB、DDR、MIPI的要求也完全不一样。我只能给一组我常用的经验起点值，用来做首版约束，最终还是要以对应芯片的数据手册为准。

注意，这张表不是设计规范，只是我调试板子时的初始值。真正靠谱的做法是把主控的数据手册打开，找到AC时序特性表，把建立时间、保持时间、时钟周期算一遍，得出一个允许的最大长度偏差，再留出30%到50%裕量填入KiCad。

3. 实战：KiCad 等长约束设置全流程

3.1 第一步：新建 Net Class 并把网络归组

打开PCBNew之后，进入Board Setup，左侧找到Net Classes。这个界面就是你管理规则的核心地方。在Classes列表里点加号新建一个类，名字建议起得有辨识度，比如DDR3_DQ0、DDR3_ADDR、USB_DIFF，不要用Class1这种名字，不然等长组一多你自己都分不清。

创建好类之后，还需要把网络分配进去。KiCad支持在Net Class Assignments里把某个网络或者符合某个命名规律的网络指到新类下。比如DDR内存颗粒的数据脚通常命名规律很强，DDR3_DQ0_DQ0这种前缀很清晰，可以直接按网络名逐个添加。如果你在原理图阶段就给网络标签设置了Net Class属性，那在PCB里打开时就已经自动归好类了，这块建议在原理图阶段做，后面省事很多。

分配完成后，在PCB里随便点一根网络，打开属性面板，确认它的Net Class显示的是你刚建的那个类，而不是Default。这一步非常关键，因为很多人设置了Net Class却忘了分配网络，结果等长规则只作用在空类上，DRC自然一言不发。

3.2 第二步：设置 Length 与 Skew 数值

在Net Classes编辑器里选中你新建的类，右侧会显示这个类相关的约束项。往下找，能看到Length和Skew相关的输入框。不同KiCad版本界面会有差异，但核心字段基本一致：Min、Target、Max，以及Skew。

我的填法一般是先看组内最长的那根线实际是多少，然后把Target设成这个值，Min和Max根据Target上下浮动，Skew填上组内允许的最大偏差。举个例子，DDR3_DQ0这个类里有8根数据线，我初步布线之后发现最长那根是32.5mm，那我可能把Target设成33mm，Min设成32mm，Max设成34mm，Skew设成1mm。这样DRC的规则就变成：每根线都要在32到34mm之间，并且任意两根线的长度差不能超过1mm。

Skew这个字段一定要填，很多人只设了Min和Max，以为这样就算等长组了，其实不对。Min、Max是单根网络的绝对长度范围，Skew才是真正管“组内一致”的参数。你如果不填Skew，KiCad的DRC只会检查每根线有没有超长，不会管它们之间差多少。

3.3 第三步：布线顺序和绕线区的预留

设置完规则之后，不要急着拿Tune工具到处绕线。我自己的经验是，等长组能不能顺利调出来，80%取决于布局和布线顺序。

先把时钟线、差分对、关键高速信号走完，因为这些网络往往有阻抗要求，可调整的空间比较小。然后走等长组里的核心网络，尽量保证同一组网络从驱动端到接收端的路径一致：同样的层、同样的过孔数量、同样的弯曲次数。最后再看长度差。

元件摆放的时候就要顺便考虑绕线空间。比如DDR颗粒旁边留出一块空白区域，不要塞太多去耦电容，否则等长线没地方绕。还有，同一组线的扇出方向尽量一致，这样天生长度差就不大，后面绕线量也少。

4. 核心调参：绕线工具怎么用、参数怎么给

4.1 Tune Track Length 单端等长调整

当网络布通、规则也填好之后，就可以开始绕线了。在PCBNew右侧工具栏里找到Tune Track Length图标，或者用默认快捷键T。选中这根工具后，再点击你想调整的那根走线，沿着走线方向拖动鼠标，KiCad就会自动生成蛇形或手风琴形状的绕线。

拖动过程中，KiCad会实时显示当前长度和目标长度的关系，我的习惯是一边拖一边看长度读数，让它慢慢接近Target值。需要注意的是，蛇形绕线的参数不是随便给的，振幅和间隙直接影响信号质量和绕线效率。

这里的Gap非常容易被忽略。很多人为了省空间，把蛇形线折得很紧凑，相邻两段平行铜箔靠得非常近。表面看长度对上了，实际上因为相邻走线之间产生强耦合，信号的边沿会被拖慢，反而破坏了时序。我的底线是Gap不小于三倍线宽，宁可多占一点板子面积，也不要在这里省。

4.2 Tune Differential Pair 差分对内等长

差分对和普通单端信号稍微不同。对于USB、以太网、MIPI这类差分信号，等长有两个层面：一个是对内等长，就是P和N两根线要尽量对称；另一个是组间等长，比如多组差分信号之间的相对延迟。实际调板子时，对内等长永远优先于组间等长。

在KiCad里，如果已经定义了差分对网络，布线时会用Route Differential Pair工具，默认快捷键P。走完差分对之后，再用Tune Differential Pair工具来调整对内长度。相比单端蛇形，差分对这个工具会更智能一些，它会保持P、N两根线的对称关系，拖动时在弯折处自动保持间距和形状一致。你在调整过程中同样要注意振幅和间隙，不能只盯着某一根线。

有一类常见错误是，P和N本身路径差别已经很大了，比如一根走了顶层直连，另一根打过孔绕到了底层，你再怎么绕也很难把对内偏差调小。遇到这种情况，应该先改路径，而不是硬绕。

4.3 实时读长度与DRC复验

调完一组线之后，我习惯先选中整根网络，在属性面板或者状态栏里确认一下走线长度，然后直接跑一遍DRC。KiCad的DRC会把违反长度约束和Skew约束的项列出来，相当于自动帮你验收。

我在调DDR数据组的时候，会一组一组来看，比如先看DQ0到DQ7，确认DRC报告里没有长度错误，再去看DQ8到DQ15。不要一次性把几十根线全调完再跑DRC，那样一旦出错，你根本不知道是哪一根在拖后腿。边调边查看起来慢，实际效率最高。

5. 常见问题排查：为什么我设置了还不等长

5.1 DRC不报错，但长度其实超了

这种情况我见过很多次，原因十有八九是网络压根没被分配到对应的Net Class里。你在Board Setup里建了类、填了规则，但Net Class Assignments里没把网络加进去，那这个网络就是Default类，不受你新建规则约束。DRC查不到问题很正常。

排查方法很简单：在PCB里点击网络，看属性面板里的Net Class是哪一项。只要是Default，马上就能发现问题。另外一种情况是Skew没填，前面说过，只填Min和Max，DRC不会做组内偏差检查，网络长度即使相差5mm，也不会触发报错。这是新手最容易忽略的点。

5.2 绕完之后组内差异反而变大

我刚开始也犯过这个错误：设了一个比较大的Target Length，比如组内最长线是30mm，我把Target填成了40mm，想着“所有线都往40mm绕，不就等长了吗”。结果绕完之后，有些线绕到了39.8mm，有些在38.5mm，组内偏差反而更大了，而且每根线都白白增加了长度，占用了一大片PCB面积，信号质量也没变好。

后来我改成“跟随最长线”的思路：先看组内当前最长的那根线是多少，把Target设成比它略高一点，比如30mm的最长线，Target设30.5mm，然后其他所有线都往这个数值靠。这样既控制绝对长度，又缩小组内偏差。记住绕线不是目标，缩小偏差才是目标。

5.3 空间不够绕线怎么办

等长组调到最后，往往会出现一两根短线没地方绕的情况。这时候我一般按优先级这样处理：先看能不能调整元件布局，把内存颗粒或者连接器稍微移动一点，给绕线区腾位置；不行的话，考虑让短线换层走，利用另一层的空白区域做蛇形；再不行，只能把允许偏差适当放大，但前提是重新校核一遍时序预算。

还有一个容易忽略的点：绕线空间要提前留。如果布局阶段就把板子塞得满满当当，等长调参阶段一定会痛苦。我现在的习惯是布局后、布线前，先大概估算等长组需要的绕线面积，然后强制留出一块“缓冲区”，哪怕暂时看起来空着，也比后面硬塞要好看。

5.4 从立创EDA转过来的人最容易踩的坑

很多从立创EDA转KiCad的人会问“立创EDA和KiCad哪个好用”，这个问题我之前也纠结过。说实话，立创EDA在等长设置上确实更直白，选中一组网络就能看到目标长度和实时偏差，KiCad则是把规则藏在Net Class里，需要多一步学习。但KiCad的优势是规则系统完整、DRC检查很透明，而且不受平台限制，库管理也更灵活。

嘉立创的封装库可以导入KiCad使用，我通常通过第三方转换工具或者官方生态里的插件来获取封装。这个和等长组设置本身没有直接关系，但如果你在布局布线开始之后再换封装、改库，很容易把已经调好的走线弄乱。所以我的建议是：导入库这件事放在新建PCB之前全部解决，不要在调等长的过程中再去折腾。

6. 等长调参的几条“保命”经验

6.1 先把所有网络布通，再统一调整长度

头几次做等长的时候，我特别喜欢边布线边绕线，觉得这样可以一步到位。结果就是，改了一根线之后，旁边的线又受影响，整个板子改得乱七八糟。后来我改成“先连通、后等长”的流程：先把一组网络全部按照最短路径布通，然后选中所有网络看长度分布，找到最长的那根作为基准，再统一用绕线工具补齐。

这样做的好处是，你有一个清晰的目标长度，而且知道每一根线需要补多少。如果是边布边绕，你根本不知道最终最长线会在哪里，很容易做无用功。

6.2 目标长度跟着最长的那根走

这也是我在多次调板之后总结出来的一个非常实用的习惯。等长组的目标长度不是拍脑门填的，它应该来自组内实际布线结果。先看最长的那根线，其他线往这个值靠拢，而不是选一个任意的理想值，然后让所有线都绕到那个理想值去。

你可能会想，为什么不能直接设一个很大的Target，反正最后都等长了？因为绕线本身会带来额外的寄生电容和电感，还占用空间。所有线都绕得很长，意味着每一根信号都经过更多的不连续点，信号质量下降不说，板子面积也浪费了。我见过有人把USB差分对绕到10cm长，就为了“好看”，那是完全没有必要的。

6.3 差分对内等长优先，组间等长其次

如果是差分信号，我永远先保证P和N两根线的偏差足够小。对内偏差会直接影响共模噪声，这个比组间偏差更敏感。组间等长主要影响时序对齐，严重程度取决于协议和频率。在KiCad里，我会先给每对差分网络单独建类，设置严格的Skew，然后再考虑多对差分信号之间的组间匹配。

调参的时候也一样，先用Tune Differential Pair把对内偏差压下去，再用单端绕线或者差分对组间工具去拉齐各对之间的长度。顺序反了，会陷入反复调整的泥潭。

6.4 养成保存规则模板和归档参数的习惯

KiCad的Net Class设置是可以沉淀下来的。我每做完一个项目，都会把常用的Net Class名称、Min、Max、Skew值整理成一个表格，下次做同类板子时直接照着填。DDR3和DDR4的等长要求不同，USB2.0和USB3.0也不同，但这些经验数据越攒越有用。

另外有一个小技巧，我会在工程目录里放一个Memo文档，记录每块板子的层叠结构、板材介电常数、信号速率估算值、各等长组的允许偏差。这样等长组出了问题，翻一下当时的假设条件，很快就能定位是规则设置错了还是布线空间不够。这个习惯帮我避过很多次“改了半天不知道自己在改什么”的尴尬。

最后再分享一个我自己的感受。调等长组这件事，真正难的不是KiCad操作，而是你有没有把时序预算、信号完整性、布局空间当成一个整体来看。软件只是把你的设计规则落地，规则本身想不清楚，哪个工具都救不了你。