DM9000网卡驱动开发实战：寄存器配置、收发流程与避坑指南

简介：这份资源是面向嵌入式与网络驱动开发者的DM9000系列网卡驱动代码包，聚焦DM9000、DM9000A、DM9000B及DM9000E芯片的驱动实现，适合正在做工业控制、嵌入式系统或服务器网卡移植的工程师参考。压缩包内共2个文件，包含1个c源文件与1个h头文件，分别承载驱动核心逻辑与寄存器、接口定义，整体约11KB，体量轻便，便于快速通读与移植。驱动内容覆盖初始化配置、DMA收发、中断处理与错误管理等关键模块，并针对不同型号在功耗、封装与功能上的差异做了适配处理，读者可借此理解寄存器设置、数据缓冲区管理及与操作系统网络子系统的交互方式。目前已有137人学习下载，适合希望深入掌握以太网控制器驱动开发、对照代码排查网卡问题的开发者使用。

1. 拆开 DM9000_driver.rar：一份能直接对着寄存器改的网卡驱动底包

手上拿到一块工控板，ETH 口插上网线灯不亮，ifconfig 里只有 lo，这种场景做嵌入式的人多少都遇到过。问题往往不在硬件，而在 MAC 控制器驱动没跑起来。DM9000 系列就是这类场景里出现频率极高的以太网控制器，10/100Mbps 自协商、集成 PHY 和 MAC、支持 MDI/MDIX 自动翻转，硬件设计省事，所以工业控制和嵌入式设备上到处能见到它。DM9000A、DM9000B、DM9000E 是同一系列的不同版本，功耗、封装和个别寄存器行为有差异，驱动不能一份代码无脑套所有型号。

这份 DM9000_driver.rar 里就是 dm9000.h 和 dm9000.c 两个核心文件，头文件定义寄存器偏移和位域，C 文件实现初始化、收发、中断和错误处理。它适合两类人：一是要在裸机或 RTOS 上从零把 DM9000 跑起来的工程师，二是想对照 Linux 内核 dm9000 驱动理解寄存器级操作的人。下面按「芯片怎么认、寄存器怎么配、数据怎么搬、坑在哪」的顺序拆。

2. 先认清 DM9000A/B/E 的差异：选型不对，寄存器白配

2.1 三个版本到底差在哪

DM9000A、DM9000B、DM9000E 在数据手册层面共享大部分寄存器映射，但细节上有区别，直接照抄一份初始化序列经常翻车。常见差异集中在三处：一是功耗模式控制位，DM9000B 面向低功耗场景，电源管理寄存器的默认值和唤醒行为与 A 版不同；二是封装和引脚复用，影响的是硬件层，但驱动里如果做了 GPIO 复位或外部 PHY 相关操作，就要跟着改；三是部分状态位的语义，比如某些版本对链路状态和速度指示的编码不一致。

实际开发里判断型号不能靠猜。DM9000 有一组 ID 寄存器，读出来能区分系列。常见做法是在初始化最开始读DM9000_VID和DM9000_PID，打印出来对照手册确认，再决定走哪条配置分支。这一步很多人省掉，结果在 B 版板子上用 A 版的电源配置，出现网卡时通时不通的玄学现象。

2.2 头文件里该定义什么

dm9000.h 的作用是把寄存器地址和位域变成可读的宏，避免 C 文件里到处是魔法数字。一个合格的寄存器定义至少覆盖网络控制寄存器、状态寄存器、发送控制、接收控制、中断屏蔽和 MAC 地址寄存器。下面是我一般会保留的最小定义骨架，字段名对照手册，方便后面排查时直接搜。

/* dm9000.h - 寄存器偏移与常用位定义 */ #define DM9000_NCR 0x00 /* 网络控制寄存器 */ #define DM9000_NSR 0x01 /* 网络状态寄存器 */ #define DM9000_TCR 0x02 /* 发送控制寄存器 */ #define DM9000_RCR 0x03 /* 接收控制寄存器 */ #define DM9000_IMR 0x0F /* 中断屏蔽寄存器 */ #define DM9000_PAR 0x10 /* 物理地址(MAC)寄存器起始 */ #define DM9000_VID 0x28 /* 厂商 ID */ #define DM9000_PID 0x2A /* 产品 ID */ /* NCR 常用位 */ #define NCR_RST (1 << 0) /* 软件复位 */ #define NCR_LBK (1 << 1) /* 回环模式 */ #define NCR_MAC_LBK (1 << 2) /* MAC 内部回环 */ /* NSR 常用位 */ #define NSR_LINKST (1 << 6) /* 链路状态 */ #define NSR_SPEED (1 << 7) /* 速度指示 */

逻辑说明：偏移量按手册的索引地址排列，读写时通过地址端口和数据端口两次操作完成。参数说明：NCR_RST用于软复位，写完要轮询等待自清；NSR_LINKST是判断网线是否插好的关键位，调试链路问题时第一个看它。位定义不要凭记忆写，手册里每一位的含义和读写属性都要核对，写错一位可能让整个收发停摆。

2.3 地址端口和数据端口的访问方式

DM9000 采用索引式寄存器访问，CPU 侧看到两个地址：一个命令/地址端口，一个数据端口。写寄存器是先把偏移写到地址端口，再把值写到数据端口；读则相反。这个机制决定了所有寄存器操作都要成对出现，中间不能插入其他访问，否则索引会被覆盖。裸机环境下通常用宏封装：

/* 假设基地址已映射到 BASE，CMD 和 DAT 为两个偏移 */ #define DM9000_CMD (BASE + 0x00) #define DM9000_DAT (BASE + 0x04) static void dm9000_write(u8 reg, u8 val) { *(volatile u8 *)DM9000_CMD = reg; /* 先写索引 */ *(volatile u8 *)DM9000_DAT = val; /* 再写数据 */ } static u8 dm9000_read(u8 reg) { *(volatile u8 *)DM9000_CMD = reg; return *(volatile u8 *)DM9000_DAT; }

逻辑说明：两次写操作之间有先后依赖，编译器优化或中断打断都可能破坏这个序列，所以volatile不能省，临界区里还要关中断。参数说明：BASE是芯片映射到 CPU 地址空间的基址，不同平台不一样，常见做法是放在头文件里由板级配置传入。如果读出来的 ID 全是 0xFF 或 0x00，先查地址映射和位宽，八成是总线时序或片选没配对。

3. 初始化与收发主流程：从软复位到第一个数据包

3.1 上电初始化序列

初始化顺序错了，后面收发全是玄学。我一般按这个顺序走：软复位、读 ID 确认型号、配置 MAC 地址、设置接收控制、清中断、使能收发。软复位后要轮询NCR_RST位直到它自动清零，这一步等不到位，后续寄存器写入可能全部无效。

int dm9000_init(void) { u8 id; dm9000_write(DM9000_NCR, NCR_RST); /* 触发软复位 */ while (dm9000_read(DM9000_NCR) & NCR_RST) /* 等待自清 */ ; /* 读厂商/产品 ID，确认芯片型号 */ id = dm9000_read(DM9000_VID); /* 根据 id 选择 DM9000A/B/E 的配置分支 */ /* 写入 MAC 地址，PAR 起始，连续 6 字节 */ for (int i = 0; i < 6; i++) dm9000_write(DM9000_PAR + i, mac_addr[i]); dm9000_write(DM9000_RCR, 0x01); /* 使能接收 */ dm9000_write(DM9000_TCR, 0x00); /* 发送控制初值 */ dm9000_write(DM9000_IMR, 0x81); /* 使能接收与发送中断 */ return 0; }

逻辑说明：软复位是第一步，ID 读取决定后续分支，MAC 地址写入必须在使能接收之前，否则首包可能被丢弃。参数说明：RCR的位控制接收过滤模式，0x01只是使能，实际项目里要按需配置广播、多播和短包过滤；IMR的0x81对应接收和发送中断，具体位含义查手册，不同版本可能有差异。MAC 地址建议从板级 EEPROM 或配置区读取，不要硬编码。

3.2 发送路径与 SRAM 写入

DM9000 内部有一块 SRAM 作为收发缓冲，发送时要先把数据写进发送 SRAM，再触发发送命令。写 SRAM 用MWCMD寄存器，按字节或字写入，写完设置发送长度并置位发送请求。这里最容易踩的坑是字节序和写入长度，写多了会污染后续缓冲，写少了发出去的包不完整。

int dm9000_send(const u8 *data, u16 len) { u16 i; dm9000_write(DM9000_IMR, 0x80); /* 发送期间屏蔽接收中断 */ dm9000_write(DM9000_TCR, 0x01); /* 使能发送 */ dm9000_write(DM9000_TXPLL, len & 0xFF); dm9000_write(DM9000_TXPLH, len >> 8); /* 把数据写入发送 SRAM */ for (i = 0; i < len; i++) dm9000_write(DM9000_MWCMD, data[i]); dm9000_write(DM9000_TCR, 0x01); /* 触发发送 */ return 0; }

逻辑说明：先写长度寄存器再写数据，顺序反了芯片会按错误长度取数。参数说明：TXPLL/TXPLH是发送长度的低/高字节，MWCMD是 SRAM 写命令寄存器。发送完成后要检查NSR里的发送完成位，超时未完成说明硬件或时序有问题。发送期间屏蔽接收中断是常见做法，避免 SRAM 访问冲突，发完再恢复。

3.3 接收路径与中断处理

接收有两种模式：中断驱动和轮询。中断模式下，收到包后ISR寄存器会置位，驱动读状态、取长度、从MRCMD读数据。轮询模式适合没有中断线的裸机场景，但要注意及时清状态，否则会丢包。

void dm9000_isr(void) { u8 status = dm9000_read(DM9000_ISR); if (status & 0x01) { /* 接收中断 */ u8 rx_ready = dm9000_read(DM9000_MRCMDX); if (rx_ready == 0x01) { u16 len = dm9000_read(DM9000_MRCMD); len |= dm9000_read(DM9000_MRCMD) << 8; /* 按 len 从 MRCMD 读出整包 */ } } if (status & 0x02) { /* 发送完成 */ /* 清发送完成标志，恢复接收中断 */ } dm9000_write(DM9000_ISR, status); /* 写回清中断 */ }

逻辑说明：先读ISR判断中断源，接收路径要先读MRCMDX确认有包，再读长度，再读数据。参数说明：ISR写回原值清中断，这是 DM9000 的常见清中断方式；MRCMDX是接收准备指示，MRCMD是 SRAM 读命令。中断里不要做耗时操作，把数据拷到缓冲区后交给上层处理。如果中断频繁触发但读不到有效包，检查IMR和ISR的位是否对得上。

4. 避坑与排查：DM9000 驱动最容易翻车的五个点

4.1 读不到 ID 或 ID 全为 0xFF

现象：初始化第一步读VID/PID，返回值全是0xFF或0x00，后续配置全部无效。原因：地址映射错误、总线位宽不匹配、片选或读写时序不满足手册要求。解决：先用示波器或逻辑分析仪看命令端口和数据端口的波形，确认读写时序；检查BASE地址是否与硬件连接一致；确认 CPU 侧位宽配置，DM9000 支持 8/16 位模式，配错会读到错位数据。

4.2 链路灯亮但收不到包

现象：网线插上后链路灯正常，NSR_LINKST也置位，但收不到任何数据包。原因：接收控制寄存器过滤配置过严，把广播或目标 MAC 过滤掉了；或者 MAC 地址没写对。解决：先把RCR设成最宽松的接收模式，确认能收到广播包，再逐步加过滤条件；核对写入的 MAC 地址字节序，有些平台大小端处理不一致，写进去的地址和预期相反。

4.3 发送成功但对方收不到

现象：发送流程返回成功，NSR发送完成位置位，但对端抓不到包。原因：发送长度寄存器写入顺序错误，或 SRAM 写入时字节序不对。解决：确认先写长度再写数据；检查MWCMD写入的字节顺序是否与协议要求一致；用回环模式自测，NCR_LBK置位后自发自收，能收到说明收发通路正常，问题在对端或物理层。

4.4 中断进不去或反复进

现象：中断完全不触发，或者触发后清不掉，反复进入。原因：中断屏蔽寄存器没使能对应位，或者清中断方式不对。解决：确认IMR对应位已置位；DM9000 的清中断是写回ISR原值，不是写 0；检查中断控制器侧的触发方式和优先级配置。反复进中断通常是没清干净，读一次ISR写回一次，确保状态位归零。

4.5 不同版本芯片混用同一份配置

现象：在 DM9000A 上跑通的代码，换到 DM9000B 或 E 上出现时通时不通。原因：电源管理、状态位语义或默认值不同，没有按型号分支。解决：初始化时读 ID 判断型号，针对 B 版的低功耗配置单独处理；把型号相关的寄存器配置抽成独立函数，不要在主流程里写死。血泪经验是，同一块板子换芯片批次都可能需要微调，配置项要留出可覆盖的入口。

5. 进阶验证：用回环和寄存器快照把问题钉死

调试网卡驱动最怕「看起来都对但就是不通」，这时候别靠猜，用两个手段把范围缩小。第一个是回环自测，把NCR的NCR_LBK或NCR_MAC_LBK置位，让芯片自己发自己收，能收到说明 MAC 和 SRAM 通路没问题，问题在 PHY 或外部链路；收不到说明寄存器配置或 SRAM 访问有错。第二个是寄存器快照，在初始化完成后把关键寄存器读一遍打印出来，和手册默认值对照，异常值往往就是根因。

void dm9000_dump(void) { const u8 regs[] = {DM9000_NCR, DM9000_NSR, DM9000_TCR, DM9000_RCR, DM9000_IMR, DM9000_ISR}; for (int i = 0; i < sizeof(regs); i++) printf("reg[0x%02X] = 0x%02X\n", regs[i], dm9000_read(regs[i])); }

逻辑说明：快照在初始化后和异常时各打一次，对比差异。参数说明：打印的寄存器列表按排查优先级排列，NSR看链路和速度，ISR看中断状态，RCR/TCR看收发配置。如果条件允许，把NSR的链路状态和速度位单独解析出来，链路协商结果不对时先查 PHY 侧。

还有一个习惯我一直在用：每次改完初始化序列，先跑回环，再跑真实链路，最后跑压力收发。跳过回环直接上真实链路，出了问题分不清是配置还是硬件，排查时间翻倍。从那以后我每次拿到新的 DM9000 板子，都强制先走一遍回环加寄存器快照，确认底子干净再往下做。希望帮到你。

本文还有配套的精品资源，点击获取