全集成LLC控制器LP9961：从拓扑原理到300W电源实战调试

搞开关电源的这几年，LLC谐振拓扑早已不是什么新鲜名词。从中大功率适配器、服务器电源到储能辅助电源，只要功率上了百瓦级，效率要求又高，大家第一个想到的方案基本就是LLC。以前做LLC，往往要用一颗PWM控制器搭配独立的半桥驱动芯片，外围器件多、调试周期长，高压侧驱动还要自己处理电平移位和自举逻辑。最近我拿到一款国产全集成LLC谐振控制器LP9961，把振荡器、死区控制、高低边驱动、谐振电流采样、保护逻辑全做到一颗芯片里，外围简洁很多。这篇文章就围绕LP9961，从拓扑原理、内部信号链、外围设计到实测调试，把我自己整理的东西完整写出来，给正打算用这颗料做电源设计的同行做个参考。

1. 全集成LLC控制器与LP9961的定位

1.1 为什么中功率隔离电源绕不开LLC谐振

先聊个基础问题：为什么LLC能在中功率隔离电源里站住脚。传统反激拓扑成本低、电路简单，但功率一大，原边开关管的硬开关损耗和变压器漏感引起的电压尖峰就会变得很难处理。正激拓扑虽然结构也不错，但占空比限制、复位方式都让设计变得复杂。LLC谐振转换器走的是另一条路：它让开关管在开和关的过程中利用谐振腔的电流自然过零，实现原边开关管的ZVS（零电压开关），同时把变压器的漏感和励磁电感都当成谐振元件的一部分，能量回收利用，EMI也相对干净。

从系统层面看，LLC是一种变频控制的DC-DC变换器，功率级是一个半桥或者全桥，输出通过谐振腔（谐振电容Cr、谐振电感Lr、励磁电感Lm）接到整流电路。通过调整工作频率来改变谐振腔的增益，从而稳定输出电压。这种拓扑最大的特点是：满载时工作点一般设计在谐振频率附近，效率做得非常高，而且输入电压范围宽的时候，频率调节范围也能撑得住。

在服务器电源、通信电源这种高效率要求的场景，PFC级输出的母线电压通常是稳定的380V到400V左右，后级用LLC做隔离变换非常合适。对适配器这类消费类产品，虽然对成本敏感，但LLC带来的效率优势同样明显，很多氮化镓快充和百瓦级适配器内部都是PFC+LLC的经典组合。

LLC拓扑虽好，传统实现却不算轻松。常规做法是主控芯片处理反馈环路和频率调制，半桥的两路驱动由一颗高压驱动芯片负责，谐振电流采样还要额外搭配电流互感器。分立方案的好处是灵活，但元件数量多、走线长、寄生参数散乱，调试起来经常被各种细节问题折磨。全集成方案把上面这些功能打包到一颗芯片里，对量产设计和工程调试都很友好。

1.2 全集成方案相比传统半桥驱动方案的优势

我之前用过分离式方案做一款300W电源，当时就是一颗PWM控制器加一颗半桥驱动器。遇到的问题很典型：PWM控制器给出的控制信号和半桥驱动的逻辑电平不匹配，需要加电平转换；两路驱动之间的死区时间依赖外部RC网络，死区精度受电阻电容误差影响大；高压驱动芯片的传播延迟如果和主控芯片不对齐，轻载时波形毛刺很多。这些不算致命，但每个问题都要花时间去调。

全集成LLC控制器把这些问题避免掉了。芯片内部振荡器直接产生控制信号，经过内部死区逻辑送到高低边驱动，信号链路短，传播延迟的一致性也好很多。驱动部分集成了高压电平移位，高边驱动悬浮供电靠自举电容解决，不再需要外部驱动变压器。这种集成思路的最大价值，不是单纯少几个元件，而是让设计人员可以直接把精力放在功率级和谐振参数上。

LP9961就是这种全集成思路下的一款代表性器件。它把以下功能全部收进一颗小封装里：用来生成变频控制信号的振荡器、带可编程死区时间的驱动逻辑、高压半桥驱动（包括高边自举）、谐振电流检测比较器、多种保护逻辑，以及便于轻载待机的突发模式控制。对我这种经常做电源项目的人来说，外围电路变得很干净，原理图和PCB布局都轻松不少。

1.3 LP9961适合用在哪些产品上

从功率等级看，LP9961适合中功率范围，大概从几十瓦到一千瓦左右都能覆盖。数字电源做得多的同行会注意到，这颗料输出的是模拟变频信号，不是数字PWM，所以它特别适合功率级相对固定、不希望写大量固件的场景。

我接触过的几类典型应用包括：百瓦到千瓦级的适配器与充电器，尤其是PFC输出固定母线电压、后级需要高效率隔离DC-DC的方案；LED大功率驱动电源，LLC后级配合次级恒流控制非常成熟；服务器和通信电源里的辅助电源，比如把400V母线降成12V或48V的隔离电源；还有一些储能逆变器的辅助供电，要求宽输入范围、低待机功耗。这颗芯片在这些场景里都能构建一套简洁可靠的设计。

全集成LLC控制器还有个容易被忽视的好处：它让供应链变简单。原来要备两个料号甚至三个料号，现在一颗IC就能完成主控和驱动的工作，对批次一致性和贴片良率都有帮助。这对量产项目来说是实打实的优势。

2. LP9961内部架构与关键功能模块

2.1 频率调制与内部振荡器的工作原理

LLC变换器的输出调节靠变频实现，所以控制芯片的核心其实就是一颗电压控制振荡器（VCO）。LP9961内部结构也遵循这个思路：反馈信号通过FB引脚进来，经过内部误差处理，改变振荡器对定时电容的充电电流，从而改变开关频率。

具体过程可以这样理解：芯片内部对定时电容的充放电电流是受反馈电压控制的。FB电压变化时，充电电流跟着变，输出频率跟着走。频率越高，谐振腔增益越低，输出电压就往下走；频率越低，增益越高，输出往上走。这是一个典型的负反馈环路。芯片外部通过电阻电容设定频率范围的上限和下限，这个设计非常实用：我可以在满载极限和轻载极限分别设定频率边界，既保证最高频率不会让增益过低导致电压失控，也保证最低频率不会让谐振腔电流过度放大。

软启动在LLC里比反激更重要。反激可以靠峰值电流一步步往上抬，LLC则必须保证启动瞬间频率从最高点往下降，这样初始增益低，输出电容充电是渐进完成的，不会出现输出过冲。LP9961的软启动是靠内部逻辑和外部软启动电容共同实现：上电后振荡器从最高频率开始，随着软启动电容电压爬升，频率逐步降低到闭环所需频率。软启动电容的值直接决定了启动时间，我一般先按10ms到30ms的时间常数去选，再根据实测调整。

跟大家分享一个在调试中比较关键的点：如果软启动时间设置的过短，输出电容较大的情况下很容易触发过流保护，因为启动初期频率下降太快，谐振电流会冲得比较高。反之，如果软启动时间太长，系统上电的建立时间就不好看，客户有动态响应要求时就会觉得不满意。这个折中要在项目里具体去调。

2.2 死区时间控制与高压驱动设计

LLC功率级是半桥结构，原边两个MOSFET串联在母线之间。这两个管子绝对不允许同时导通，否则就是贯穿短路，后果非常严重。所以芯片必须提供合理的死区时间，让上管的关断和下管的开通之间留出一段间隔。LP9961的死区时间是可编程的，一般通过外部电阻接一个引脚来配置，典型范围大概是100ns到1us。

死区时间的设置对这个拓扑有特殊意义。在LLC谐振电路里，死区不仅是防贯穿，它还承担着让开关管实现ZVS的职责。开关管关断后，谐振腔电流会给管子输出电容充电/放电，如果死区时间太短，管子的Coss还没放完电就开始开通，那就会发生硬开关；如果死区时间太长，电流极性可能反转，情况会变得更复杂。具体最优值需要结合输出电容、谐振电流和工作频率来算，但我的习惯是先按MOSFET数据手册给出的Qg和Coss估算一个理论值，再通过实测波形微调。

高压驱动方面，LP9961的高边驱动采用自举供电方案。自举二极管做在半桥驱动芯片内部或者外置，自举电容接在BS和HS引脚之间。上管开通时，自举电容为高边驱动电路供电；下管开通时，VCC通过自举二极管给自举电容充电。这个结构要求下管必须周期性导通，否则自举电容没法充电。好在LLC本来就是两管交替工作的，不存在这个问题。自举电容的容量要根据高边驱动消耗的电荷计算，我一般选择100nF到470nF之间的C0G或X7R电容，并且要靠近芯片引脚放置，否则高边驱动电压容易出现跌落。

2.3 谐振电流采样与过流保护细节

谐振电流采样是LLC保护的关键。LP9961通过CS引脚检测谐振腔电流，常见的做法是串联一个小阻值采样电阻，或者通过电流互感器采样。直接把谐振电容的电流引到采样电阻上也可以，但阻值不能太大，否则损耗会明显增加。使用电流互感器时需要注意采样电阻两端的波形相位，芯片需要的是能正确反映正向励磁电流的信号。

CS引脚信号送到芯片内部的比较器，阈值过高就触发过流保护。这里有个非常值得注意的细节：LLC的过流保护不能只看瞬时值，因为启动瞬间、负载突变瞬间电流尖峰很大，如果一看到尖峰就关断，系统会很容易误保护。LP9961在设计上应该是考虑了电流尖峰过滤或者延时比较的机制，同时过流触发后的处理也不同，有的是一段时间后自动重新软启动（打嗝模式），有的则是锁死。

我在调试中踩过的一个坑，是CS引脚的走线没处理好导致误触发过流。CS信号属于模拟小信号，它的参考地必须单独走到芯片的功率地，不能跟功率级的强电地混在一起，否则地线上的电压噪声会直接叠加到采样信号上，让芯片误判。我现在做PCB布局时，会在CS引脚到采样电阻之间加一个小阻值的串联电阻加RC滤波，同时对地并联一个小电容滤掉高频噪声。滤波电容太小效果不好，太大又会把真实的电流波形边缘磨掉，一般取几十pF到几百pF，具体看工作频率而定。

2.4 轻载突发模式与待机功耗控制

现在很多电源对轻载和待机功耗都有明确要求，欧美能效法规对空载功耗的限值越来越严格。如果LLC在轻载时继续保持变频工作，开关损耗和驱动损耗会持续存在，空载功耗很难降下来。LP9961在这块的处理是加入突发模式，也就是burst mode。

突发模式的基本思路很简单：输出轻载时，系统跳过一个或几个开关周期，让功率级间歇性工作，只有在输出电压跌落时才重新开启几个周期，把能量补上。这样一来，平均开关次数少了，损耗也降下来了。芯片内部有专门的突发模式阈值比较器，通过FB引脚电压判断负载状态，当反馈电压显示输出不需要能量时，关断驱动输出。

这个功能在实际使用中需要注意：突发模式工作时，工作频率会突然跳变到接近最小频率，有时会伴随可听见的变压器噪音，因为突发频率可能落在人耳敏感的2kHz到20kHz范围内。解决思路一般是调整突发模式的进入和退出门限，让进入和退出之间的滞环适当加大，避免系统在临界点来回振荡。另外，配合次级电路做一些软开关缓冲，也可以显著改善噪声。实测中我发现，突发模式下的输出电压纹波会比正常连续模式大，输出电容需要适当加大。这部分调整没有一步到位的办法，需要结合示波器看波形来调。

3. 基于LP9961的300W LLC电源设计实例

3.1 设计需求与功率级总体框架

拿一个具体项目来展开设计过程，会更直观。假设我现在要设计一个300W的隔离DC-DC电源，输入来自前级PFC的400V母线（范围大概350V到410V），输出是48V/6.25A。这是一个很常见的服务器电源辅助供电或者工业设备供电需求。

功率级结构这样定：LP9961控制半桥，半桥由两颗高压MOSFET组成；谐振腔由Cr、Lr和变压器励磁电感Lm构成；变压器次级采用中心抽头全波整流，配同步整流MOSFET以提升效率。芯片原边供电VCC直接取母线降压后的辅助电源，这个项目里有现成的辅助供电绕组，所以不需要额外增加启动电阻电路。

设计指标上，我需要确定工作频率范围。满载谐振频率fr设定为100kHz左右，这个频率对磁件和整个环路是比较成熟的区间。轻载最高频率设为250kHz，最低频率设为70kHz，避免过低的频率导致增益过大、电流失控。

在设定频率范围时要注意，最高频率不是越宽越好，频率太宽会让变压器磁芯损耗和谐振腔参数匹配变得困难，而且高频率下驱动损耗上升，效率反而下降。最低频率则要和增益需求、过流保护阈值联动考虑，保证在最低输入电压、最大输出电流时，系统不会因为频率太低而丢失增益余量。

3.2 谐振元件参数的计算与选择

所有LLC谐振参数计算的出发点是一组公式。谐振频率：

fr = 1 / (2π √(Lr·Cr))

这个fr对应增益曲线上的最高点，也就是我们希望在满载时落在的工作点。励磁电感Lm与Lr的比值定义为：

Ln = Lm / Lr

Ln是控制增益曲线陡峭程度的参数。Ln越大，曲线越平缓，频率调节范围越大，但满载时励磁电流也随之增加，环流损耗变大；Ln越小，曲线越陡，调节灵敏度高，但过载时频率快要压到很低才能维持输出，这对最小频率和过流保护都不利。经验上Ln取3到6之间比较合理，这个项目我取Ln=5。

计算顺序可以这样走：先根据满载输出功率和输出电压折算到原边的等效电阻Rac。对于半桥LLC，变压器原边等效负载电阻约等于：

Rac = 8·n²·Vout² / (π²·Pout)

其中n是变压器匝比。这个匝比按输入母线电压、输出电压和期望工作增益来定。400V母线要出48V，考虑次级二极管和线路压降，匝比可以选在3左右。算下来Rac大概是几十欧姆量级。然后根据选定的质量因数Q（一般取0.3到0.5之间，保证在满载和最小输入电压下还有足够的增益余量），可以用下面的关系反推Lr和Cr：

Q = (√(Lr/Cr)) / Rac

fr = 1/(2π√(Lr·Cr))

这个项目实际算出的结果是：Cr取47nF，Lr约54uH，Ln=5所以Lm约270uH。看起来参数很规整，实际绕制变压器时会根据磁芯规格和匝数微调，Lr往往靠变压器漏感和外加谐振电感共同实现。在设计阶段我会给Lr留一点调整空间，比如把谐振电感做成独立磁件，这样调试时可以换电感值做增益曲线微调。

磁芯选择这部分，磁芯的截面积和窗口面积要能容纳初级、次级绕组，同时这个项目工作频率在70kHz到250kHz之间，常见的PC40或PC95材料都能用。注意LLC的磁化电流是三角波，磁损计算方式跟反激的B/H变化不太一样，要按工作时的实际磁通摆幅算，别直接拿手册上的饱和值做。

3.3 电压反馈环路与补偿参数设置

LLC反馈环路在形式上跟普通反激甚至PWM模式类似，都是采样输出电压，通过误差放大器的输出控制FB引脚。但逻辑上要反过来理解：在变频控制里，误差放大器输出增加代表输出偏低，要让频率降低、增益升高；输出偏高时，要让频率升高、增益下降。

具体到电路结构，我这里的做法是：输出电压48V分压后送到TL431，TL431驱动光耦，光耦的集电极接在LP9961的FB引脚。反馈电压通过光耦的电流变化直接改变芯片内部的VCO控制电压。由于LLC本身的增益曲线在谐振频率附近斜率大，反馈环路的带宽不需要做太高，一般闭环穿越频率放到5kHz到10kHz就够，否则容易受到PCB寄生参数的影响出现振荡。

补偿参数通常是一个RC网络加一个电容组合。我的经验是从一个保守值开始：先用一个零点放在滤波电容ESR零点附近，再配一个高频极点在开关频率附近。实际环路调好后用环路分析仪验证一下相位裕度，最好能做到45度以上。LLC在频率很低的时候增益会下降，如果反馈补偿相位余量不足，会出现低频振荡，表现为输出电压在加载时来回晃，这个现象在用电子负载做步进测试时很容易看到。

次级同步整流电路的驱动时序也是反馈环路设计里需要考虑的环节。同步整流管的开通和关断必须跟原边驱动严格对应，如果时序不对，次级整流管会倒灌电流，效率下降甚至烧管子。LP9961本身不直接驱动次级同步整流，但它的驱动时序和频率信号是明确的，同步整流控制器可以根据原边驱动信号或者次级电流极性来工作。芯片选型时要注意兼容，避免引入不必要的延迟。

3.4 保护功能配置与整机可靠性

LLC电源最常见的失效场景是输出短路和过载。LP9961的谐振电流采样本身就承担了短路保护的任务，只要把它校准在合理阈值上，短路时系统进入打嗝保护，功耗可控。打嗝间隔由外部电容决定，我一般把间隔设在几百毫秒到一秒之间，兼顾平均功耗和设备恢复可得性。

输入母线过压和欠压保护也是很多项目必须做的。母线电压过高时，在后级LLC的增益不变化的情况下，输出功率管承受的电压应力会明显增大；母线电压过低时，为了维持输出，频率会被压得很低，谐振电流随之增大。这两种情况都最好提前介入。在LP9961外围配合一颗外部比较器或者用监控芯片感知母线电压，异常时关断芯片的使能引脚，是工程上比较成熟的做法。

芯片自身的供电监控也不可省略。如果VCC脚电压在启动过程中上升太慢或者有跌落，芯片可能反复进入UVLO状态，表现为输出间歇启动。设计中我会把VCC供电稳压做得稳一点，同时确保UVLO阈值和辅助供电的死区时间有足够余量。温度保护一般靠外置NTC结合监控电路，把NTC贴在MOSFET散热片或主变压器附近，通过比较器控制芯片使能。这样即使满载跑在大功率状态，设备过热时也能自动降频或者关机，避免热失控。

我平时做可靠性验证的时候，会在满载、高温、低输入电压这些极端条件下反复做开短路冲击测试，观察波形是否出现异常频率崩塌和过流误触发。LP9961这类全集成芯片的好处是内部保护动作本身就比较规范，调试重心可以放在参数匹配上，而不是去猜芯片内部逻辑到底怎么走。

4. 实际调试流程与波形检查方法

4.1 逐步上电与空载验证顺序

拿到新板子之后，上电顺序不能乱来。我第一次调试LLC通常分成三步：先不带功率级通电看辅助电源和芯片供电是否正常，再接上功率级做空载测试，最后才接电子负载做满载和动态带载。

第一步重点检查芯片VCC电压是否在数据手册规定的正常工作范围内，同时用示波器探头看芯片的驱动输出引脚是否有波形。此时如果谐振腔还没接，驱动输出依然是正常频率的开关信号，可以检查死区时间是否在期望范围。这个阶段电源不会输出能量，只是确认控制链路工作正常。

第二步接上功率级和变压器，空载下电。空载时反馈会要求一个比较高的增益，所以频率会逐渐降到某个较低值。用示波器观察输出电压应该缓慢建立到目标值48V，没有过冲。如果输出电压冲得偏高，说明软启动时间或者频率下限设置需要调整。如果空载时就听到变压器啸叫，多半是突发模式把功率级周期拉得特别长，频率落进了可闻区间，要马上停下来调整突发模式阈值。

第三步做假负载测试，先用小电流电子负载从0开始逐步增加负载，观察系统能否平滑退出突发模式进入连续模式。重点看这个切换点有没有输出电压的跳动，以及效率曲线有没有明显的凹陷。这个切换点是很多LLC电源的薄弱环节，经常会有工作模式来回切换的不稳定现象。

4.2 关键波形测量与ZVS确认

把LLC波形调好，我的清单一般是这几项：原边Vgs信号、谐振电流波形、半桥中点电压波形、次级同步整流驱动时序。

其中最重要的一项，是确认原边MOSFET实现了ZVS。判断方法并不难：用示波器同时测半桥中点的电压波形和对应开关管的Vgs信号，重点观察在Vds电压降到接近零之后，Vgs才拉高建立导通。如果看到Vds还没有完全降到零，管子就导通了，说明ZVS没做出来，轻载或者满载下效率会明显偏低，波形上能看到明显的开关尖峰。

谐振腔电流波形也要看。LLC正常工作时的电流波形应该是接近正弦的，满载时电流波形在正负半周基本上对称。如果电流波形出现削顶或者畸变，那可能是变压器饱和了，也可能是谐振参数偏离设计点太多。这时用电流探头测原边电流，并且叠加分析半桥中点波形，能很快判断出是磁饱和还是参数匹配问题。

还要检查死区时间到底合不合适。LLC的死区设计得比较玄：死区太短，管子还没完成ZVS就导通；死区太长，电流极性反转会造成额外损耗。实际操作中我会把死区电阻先设成中间值，比如300ns，然后分别往小和往大调整，看在同样负载条件下输入电流最小的是哪个点。用输入电流表配合示波器一起观察，可以很直观地找到效率最优的死区区间。

4.3 PCB布局经验与地线处理

LP9961是全集成方案，但如果layout做得不讲究，芯片再集成也白搭。我一般把布局分成三块：功率环、控制环、采样信号。这三块的电流路径不能互相缠绕。

功率环主要包括母线电容、半桥MOSFET、谐振电容、变压器原边和高边自举路径。这个环面积要尽量小，因为环面积越小，寄生电感越小，开关尖峰就越小。在实践中我会把母线电容紧靠半桥的漏极布置，让高频电流不要流过长得离谱的走线。

控制环是芯片本身和反馈网络周围的小信号电路，包括FB引脚外围、CS引脚滤波、VCC去耦电容。这些走线要短而粗，远离开关节点，尤其是远离半桥中点的交变高压区。如果空间紧张，控制地可以单独划分一小块，通过一个点跟功率地汇合，避免大电流在控制地上产生压降，影响芯片的判断。

采样信号CS这部分是重灾区。我前面踩过坑，地线噪声会让CS波形上叠了一层高频毛刺，过流保护阈值看起来毫无规律地乱触发。把CS走线从采样电阻上单独拉出来，尽量短、尽量直、加RC滤波、参考地可靠，问题基本能解决。还有一个细节，自举电容的正极走线不要跟CS信号平行走太长距离，不然自举开关瞬间的充电尖峰可能会耦合到采样信号里。

5. 常见问题速查与排查实录

实际调试中，还有一个屡踩屡犯的坑：输入母线电压范围设置得过宽，导致最低输入电压时满载频率下限不够，系统在极限条件下过流保护频繁触发。解决思路是把母线范围跟PFC输出设定匹配好，别贪心把范围拉得太大。LLC的增益范围是有限度的，它不是万能的升降压电路，输入范围越宽，设计余量越难做。

还有一次我遇到的现象比较有意思：电源在常温和高温下工作都正常，但低温下会出现间歇性启动失败。排查到最后发现是辅助启动电路在低温下充电能力变差，导致VCC电压爬升太慢，芯片还没进入正常工作模式就自动关断了。这种问题单纯加大启动电阻也不是最佳方案，因为启动电阻大了整机待机功耗又会变差。最后还是通过优化辅助供电的偏置电流和启动电容的耐温特性解决的。在遇到这类疑难杂症时，应该把关注点放在某个特定温度和电源状态下的时序细节上，而不是泛泛地怀疑芯片本身有问题。

6. 一份可直接参考的硬件设计清单

根据我这次用LP9961做完整电源项目的经验，最后整理一份设计清单供大家参考。这些不是官方流程，而是我个人感觉能少走弯路的实用检查项：

• 上电前先用直流源单独验证芯片VCC供电是否能稳定建立，别急着上母线高压。
• 谐振参数通过公式初算后，预留至少10%的调整空间，尤其是Lr独立电感的设计。
• 死区时间从数据手册典型值开始，不要直接抄别人的设计；因为不同MOSFET的Coss差异很大，必须实测调整。
• CS引脚滤波网络一定做，哪怕只是串一个小电阻加一个小电容，也能省下很多调试时间。
• 轻载和待机功耗专项测试，把突发模式阈值调在目标负载点附近，让待机功耗和切换噪声取得平衡。
• 环路补偿参数要用环路分析仪验证，至少保证全负载范围内都有45度以上的相位裕度。
• 最终设计要安排高低温循环和整机可靠性测试，尤其关注低温启动、高温满载、短路恢复这几个场景。
• 保护功能要在整机上实际验证，不能只在芯片外围搭电路就算完事，特别是过流保护阈值要用真实短路情况去校核。

我在实际使用LP9961的过程中，最大的感受就是全集成方案把设计门槛降低了不少，原本那些驱动芯片和主控之间的适配问题基本不用再操心。但这不意味着LLC自身的功率级设计难度消失了，谐振参数计算、PCB布局细节、环路调试这些硬功夫，依然是决定电源成败的核心。希望这篇文章能把我在项目里的经验和教训讲清楚，大家拿到这颗芯片后能少踩几个坑。如果有朋友在调试中遇到类似现象，也欢迎带着实测波形来交流。