做微电网仿真这两年，绕不开的一个课题就是“模式切换”。尤其是那种两台DG组成的小型微电网，既要能在并网状态跑PQ给主网送功率，又要在孤岛状态下维护母线电压和频率，还要在两种模式之间来回切得平滑、不炸机，确实要点功夫。最近正好完整走了一遍“两台DG主从控制孤岛-并网平滑切换”的分析流程，从控制策略选型到仿真模型搭建再到波形调优，踩了不少坑，把其中比较关键的部分整理出来，给正在做同类课题的同行一个参考。
1. 整体架构与主从控制思路拆解
1.1 为什么选主从控制而不是对等控制
微电网里最常见的控制策略有三种：主从控制、对等控制和分层控制。我这次做的两台DG系统，选用的是主从控制，原因很直接：系统只有两台DG，结构足够简单，不需要复杂的分布式协商机制；而且本项目重点关注“孤岛和并网的平滑切换”，主从控制天然适合这种场景——孤岛模式下必须有一台DG站得出来，用一个明确的电压和频率参考先把母线撑住，另一台跟着输出功率就行。如果两台DG都用下垂控制做对等控制，虽然理论上也能支撑母线，但两台设备之间频率和电压调节的耦合关系会明显增加切换分析的复杂度，调试周期也更长。
主从控制的核心逻辑可以这样理解：并网运行时，主网相当于一个无限大电源，电压和频率由大电网决定，此时不管是主控DG还是从控DG，本质都在PQ模式下向母线注入指定有功和无功；但当主网断开后，母线突然失去电压参考，此刻主控DG必须立刻切换到VF模式，把输出电压的幅值和频率稳定在额定值，从控DG则继续保持PQ输出，相当于把主控DG看成一个带有限功率等级的电压源，从控DG看成一个跟随负载需求的电流源。
这两台DG的角色分配还关联到容量问题。主控DG的容量一般要大于从控DG，因为孤岛状态下母线全部负载功率基本都由主控来承担兜底。我搭的模型里，主控DG额定容量是60kW，从控DG是40kW，这样即便孤岛时负载冲到50kW左右，主控DG也能从容应对，不会因为长期过载导致逆变器损坏。
1.2 系统拓扑与关键参数设定
两台DG通过各自的LCL滤波器并联到同一条交流母线上，再经过公共连接点（PCC）的断路器接入大电网。每条DG支路的逆变器输出经LC滤波后，通过线路阻抗接到公共母线。
项目里的基础参数如下：
- 交流母线额定电压：380V（线电压）/50Hz
- 直流侧电压：800V
- 逆变器开关频率：10kHz
- 滤波电感L：1.5mH
- 滤波电容C：30μF
- 线路阻抗：0.1Ω + 0.8mH
- 负载：30kW + 10kVar
这些参数根据实际运行要求做了初步设计。LCL/L值的选择需要兼顾滤波效果和动态响应速度——电感太小，电流纹波大，切换瞬间容易产生尖峰；电感太大，电流环响应变慢，切换后需要更长时间才能稳定。1.5mH在10kHz开关频率下的纹波衰减是够的，同时电流环带宽能做到500Hz左右，不会拖累模式切换的动态性能。
还需要关注的一点：PCC断路器两侧相当于两个不同的电压源，一侧是大电网的低阻抗电压源，另一侧是微电网主控DG维持的电压源。平滑切换的物理本质，就是让这两个电压源在合闸瞬间满足“三个同步”，即幅值差、频率差和相位差都在允许范围内，否则合闸瞬间会出现巨大的冲击电流，严重时直接把断路器或者逆变器打坏。
2. VF控制与PQ控制的原理深度解析
2.1 孤岛模式下VF控制的结构与逻辑
VF控制，简单说就是主控DG负责给微电网母线提供恒定的电压和频率。我的实现方式采用经典的电压外环加电流内环双闭环结构。电压外环的输出作为电流内环的参考，电流内环控制逆变器的输出电流，进而稳定滤波电容电压。
具体到dq旋转坐标系下，d轴参考电压设为311V（380V线电压对应的相电压幅值），q轴参考电压设为0。频率则直接由内部PLL的参考频率给定，本项目固定为50Hz，不对频率做下垂。电压外环PI的输出生成d轴和q轴的电流参考值，电流内环通过PI调节器生成PWM调制信号。
VF控制的关键点在于限幅。电压外环生成的电流参考必须做幅值限幅，防止系统启动瞬间或负载大幅突变时电流参考过大导致过流。限幅值一般取逆变器额定电流的1.2~1.5倍。我在测试时把限幅设置在1.2倍，启动过程平滑，负载切换时也不会触发过流保护。
另外，VF控制下的带载能力是有限的。你想象一下，主控DG本质上是一个电压源，它能输出多大电流取决于负载需求，一旦负载超过其额定功率，电压就会被拉下来，频率也会因为过载而偏离额定值。这也是为什么孤岛模式下要从控DG分担一部分负载——虽然从控DG不做VF控制，但它可以提供功率支援，从而减轻主控DG的负担。
2.2 并网模式下PQ控制的结构与实现
PQ控制的目的是让DG按照预设的有功和无功参考输出功率。具体实现方式也采用双闭环，区别在于外环是功率环而不是电压环。
我用的方法是：瞬时功率从三相电流和电压计算出来，经过低通滤波得到有功功率P和无功功率Q，然后与参考值P_ref和Q_ref做差，送入PI调节器，输出分别作为d轴和q轴的电流参考值。后续的电流内环和VF控制共用同一套结构。
功率环PI的参数整定需要小心。带宽太低的话，功率跟踪响应慢；带宽太高的话，容易和电流环产生频率耦合，导致功率振荡。我实践中把功率环带宽控制在10Hz左右，电流环带宽控制在500Hz左右，两者相差50倍，可以稳定工作。
并网模式下还有一个隐藏问题：功率参考值突变时，电流参考值会突变，如果不做斜率限制，就会有冲击电流出现。我的做法是给P_ref和Q_ref加一个斜坡函数，让功率参考值在切换后按设定速率爬坡，而不是阶跃跳变。
还有一个值得注意的细节：PQ控制虽然不需要维持母线电压，但锁相环（PLL）是必须的。PQ控制的dq变换需要有一个同步旋转坐标系作为参考，而这个参考必须与母线电压的实际相位一致。我的PLL采用基于q轴电压归零的同步方法，能从母线电压中提取相位信息，再把电流变换到dq坐标系下进行控制。
2.3 主控DG为何必须切换控制模式
这是理解整个项目的一条主线。并网运行时大电网支撑母线电压和频率，主控DG即使做PQ控制，母线电压也是稳定的。但一旦PCC跳闸，微电网进入孤岛状态，母线电压就没了来源，此时如果主控DG依然是PQ控制，会出现什么情况？母线电压会迅速跌落甚至崩溃，因为PQ控制只控制功率输出，不参与电压建立，负载消耗的能量得不到有效补充，电压自然撑不住。
所以主控DG要在孤岛瞬间马上从PQ切换到VF，接管母线电压和频率。从控DG则可以始终保持在PQ模式，它不需要切换到VF，因为主控DG已经撑起了电压基准。这种主从协作模式在切换时序上必须精确配合，不能出现“谁都不管电压”的空档期。
我把模式切换设计成一条状态机链路：
- 并网运行：主控PQ、从控PQ
- 检测到孤岛：主控切VF、从控保持PQ
- 孤岛稳定运行：主控VF、从控PQ
- 检测到并网条件满足：主控执行预同步
- 合闸并网：主控从VF切回PQ、从控保持PQ
关键时间是孤岛发生后的第一个控制周期，主控DG必须快速识别断网事件并切换模式。实际上从PCC断开到完成模式切换之间还有几十毫秒的检测延迟，这段时间母线处于“无主”状态，电压会有所波动，可以加入无源控制或母线支撑来抑制波动，但这是后续进阶优化方向。
3. 平滑切换的关键环节与实现流程
3.1 预同步控制：切换前最后一道关卡
并网操作的理想状态是：断路器合闸瞬间，PCC两侧的电压完全一样，如此就不会产生环流和冲击。实际中允许存在微小偏差，但必须控制在阈值内。国家相关标准通常要求电压幅值偏差不超过10%，频率偏差不超过0.1~0.2Hz，相角差不超过5°~10°。实际项目里我按更苛刻的指标来设计：幅值偏差不超过3%，相角差不超过2°，这样合闸冲击电流基本可忽略。
预同步的本质就是让微电网侧电压向电网侧电压看齐。具体操作是：通过PLL监测电网侧电压的幅值和相位，同时监测微电网侧母线电压的幅值和相位，计算两者的差量，把差量送入预同步PI调节器，其输出叠加到主控DG的VF控制参考值上。
举个例子，如果微电网侧的相位滞后于电网侧，预同步调器会增大主控DG的频率参考值，让微电网侧的电压相位逐渐赶上来，同时幅值偏差也会通过调节d轴电压参考来消除。实际运行中，整个过程会在几百毫秒到几秒内完成，视初始偏差和PI参数而定。我实测下来，初始相角差是20°时，预同步调节器大约需要0.3~0.5秒收敛到2°以内，速度比较理想。
3.2 孤岛转并网模式的完整执行序列
孤岛转并网是一整套动作，不是单一切换指令。我把它分成五个阶段：
第一阶段是检测：系统持续监测PCC电网侧电压的幅值、频率和相位，确认电网恢复且稳定。我设的判据是电网电压幅值恢复至额定值的90%~110%且持续200ms以上，才认为并网条件具备，防止电网刚恢复时状态不稳定带来的误合闸风险。
第二阶段是预同步：启动上述的预同步控制，调主控DG的VF输出，使其与电网侧电压逐步一致。同步完成的判据我设置为三个量同时满足：幅值差小于3%、频率差小于0.05Hz、相角差小于2°。
第三阶段是发合闸指令：封锁PCC断路器的合闸信号。这步要用状态机的边沿信号触发，并且要有合闸信号保持时间，确保断路器可靠吸合。
第四阶段是退出VF切换到PQ：这一步必须小心。断路器合闸之后，主网把母线电压拉住了，主控DG就可以退出VF模式。但切换时如果控制量突变，很容易产生振荡。我的方法是：在模式切换瞬间，把PQ模式下功率环PI的积分初始值，设置为切换前VF模式下逆变器实际输出的功率值。这样一来，功率环输出电流参考没有跳变，电流内环的输入几乎不变，控制结构切换的瞬间几乎无感。
第五阶段是功率调度：切换完成后，按调度指令调整P_ref和Q_ref。我习惯用斜坡函数爬坡，让功率参考以每秒10kW左右的速度渐变，保证电流平稳过渡到目标值。
3.3 并网转孤岛模式的处理逻辑
并网转孤岛通常发生在电网故障或计划性检修时。如果是计划性操作，可以按顺序先降功率再断开PCC，过程会平稳很多。但如果是电网突然故障导致跳闸，属于非计划性孤岛，处理逻辑会完全不同。
我的做法是在主控DG的PLL中检测PCC断网特征。断网后最明显的特征是：微电网侧电压和电流的相位关系突然改变，母线电压幅值可能出现跌落或抬升。检测到这一事件后，主控DG立即从PQ模式切换到VF模式，以切换时刻电流内环的当前值为基准，同时把电压参考锁定在额定值（311V/50Hz）。
切换瞬间的动作是硬性的，因为主网已经切掉，母线电压不会自己恢复，主控DG必须马上接管。我会用一个开关信号记录切换时刻PCC状态和负载功率，VF模式下初始d轴电流参考和q轴电流参考，依然沿用PQ模式最后一刻的值，再经过限幅叠加到电压外环上，这样电压外环的初始输出和实际的电流参考基本匹配，抱控冲击很小。
还有一个专项问题：并转孤后，若微电网内部发电容量大于负载总量，母线频率会抬升，若小于负载总量，频率会下跌。此时主控DG要承担差额功率。如果差额超过主控DG额定余量，必须切除一部分次要负载来重新达到功率平衡，我在模型中加了一个低频减载环节，对频率低于49.5Hz时进行负载切除逻辑。
4. 仿真建模与参数整定实录
4.1 仿真主电路和控制器搭建
我用的仿真平台是MATLAB/Simulink，Simulink电气模型库可快速搭建三相全桥逆变器和LCL滤波器，控制器部分用C语言S-Function实现，好处是状态机逻辑清晰，PI调节器参数可以做成外部结构体变量，后期调参不用反复编译。
模型整体结构分为三块：主电路子系统、从控DG控制器子系统以及模式切换状态机子系统。主电路子系统里包括：直流电压源、三相全桥IGBT逆变器、LC滤波器、线路阻抗、负载、PCC断路器、大电网等效电压源。
模式切换状态机用有限状态机实现，输入包括：并网指令、孤岛检测信号、预同步完成标记、功率参考值；输出包括：主控DG控制模式、断路器合闸信号、预同步调节量使能信号。状态机采用250ms采样周期循环扫描，状态切换延迟控制在25ms内。
仿真场景设置成以下序列进行验证：
- 0~0.5s：系统并网运行，主控DG以P_ref=40kW、Q_ref=5kVar运行，从控DG以P_ref=20kW、Q_ref=5kVar运行
- 0.5s：电网故障，PCC断开，系统进入孤岛状态
- 0.5~0.8s：主控DG执行VF控制，从控DG保持PQ输出
- 0.8~0.9s：投入负载变化，验证孤岛稳定性
- 0.9s：电网恢复，启动预同步
- 1.2s：同步完成，断路器合闸
- 1.2~1.5s：主控DG切回PQ模式，功率参考爬坡
4.2 控制器参数整定过程
VF控制的电压外环参数按经典二阶最佳整定法确定。电压环带宽取100Hz左右，比例系数Kp取2，积分系数Ki取200。电流内环带宽取500Hz，Kp取10，Ki取500。这个组合在仿真里表现比较稳定，切换瞬间电压波动小于5%。
PQ控制的功率环参数整定相对更微妙：Kp取0.005，Ki取0.1，功率环带宽约10Hz。电流环沿用VF控制电流内环参数。功率环的采样周期设置为1kHz，而电流环是10kHz，两级速率层级避免控制耦合。
预同步PI调节器参数我取Kp=0.5，Ki=10。其中频率校正量以rad/s为单位，幅值校正量以V为单位。初始相角差较大时，比例项快速拉近，积分项负责逐步消除残余静差。实测下来50°以内相位差可在0.5s内收敛到2°以内。时间动态基本满足并网要求。
4.3 典型波形分析与判据校验
仿真跑通后最有价值的是看波形变化。以0.5s断网时刻为例，PCC断开前主控DG输出电流50A左右，PCC断开后主控DGVF模式下输出电流立即上升至80A左右，说明负载功率被主控DG快速承接。母线电压在断网后经历了约一个工频周期2~3%的跌落，随后快速恢复，这个表现说明VF控制动态响应足够快。
再看1.2s合闸瞬间的波形：合闸时刻电压波形没有毛刺，电流波形连续，没有出现冲击尖峰，环流电流小于额定电流的3%，说明预同步效果达标。合闸后主控DG从VF切回PQ，电流参考在功率环积分初值的加持下没有跳变，有功输出从50kW平滑过渡到40kW的新参考值，整个过程大约0.3s稳定，没有震荡。
频率波形方面，断网瞬间频率跌落至49.2Hz，主控VF投入后迅速回归49.8Hz，稳定在50Hz附近±0.1Hz内，预同步阶段频率平滑调整到接近50Hz，合闸后完全由电网拉回50Hz。
5. 常见问题与排查技巧实录
5.1 切换瞬间电流冲击过大
这个是我最早遇到的问题。第一次做切换时，合闸瞬间电流冲到额定电流的3倍以上，逆变器直接过流保护停机。排查后发现是相位差没收敛到足够小就合闸了。当时预同步判据用的是频率差小于0.1Hz，但没有严格检查相角差。实际上频率差为零时相角差可能仍然很大。后来加了相角差判据，并且把阈值压到2°后再允许合闸，冲击电流问题彻底消失。
另外还发现断路器合闸时刻本身有随机性，如果合闸发生在相角差几度未完全消除时，冲击电流幅值和相位差基本成正比。建议在断路器合闸命令上增加从指令发出到合闸完成的时间补偿，根据实际机构动作时间提前发合闸信号，保证合闸真正发生时相角差恰恰落到最小点。
5.2 模式切换瞬间控制器输出跳变
主控DG从VF切到PQ时，功率环PI输出和VF电压环输出的电流参考值如果差值很大，切换瞬间电流就会出现锯齿形波动。我用的解决思路是无扰切换：切换前把功率环PI积分初始值设为切换前VF模式下实际输出功率对应的电流值，切换时输出不跳变。
具体实现：VF模式下实时计算当前有功功率和无功功率，在这两个功率量上加一阶低通滤波，滤波时间常数取20ms。切换触发瞬间，把这个滤波后的功率值直接写入PQ环路积分器初始值。这样功率环生成的电流参考与切换前电流内环参考值高度一致，实现平滑过渡。
5.3 预同步时间过长或振荡
预同步调节器参数设置不合理时，会出现两个现象：一个是收敛太慢，相角差从30°拉到2°需要好几秒，拖长了并网时间；另一个是相位差在收敛到零附近时反复穿越，产生振荡，逻辑上表现为永远达不到合闸条件。这两类问题基本都是PI参数和调节量限幅的问题。
我的调试方法是：先把幅值校正回路单独关闭，只调节相位差，观察频率校正量的动态趋势；再把频率校正量限幅设为±1Hz，防止大相位差时频率校正过猛产生振荡；最后整定PI参数时保证相位差的收敛轨迹是单调的，至多一次过冲，不要出现多次穿越。收敛时间做到0.3~0.5s内落进2°的要求不难。
5.4 孤岛建立瞬间从控DG脱同步
这个问题出现在断网的瞬间：主控DG从PQ切到VF，需要短暂占用母线电压频率的控制权，而从控DG此时还在用PQ模式把电流注入母线，如果主控DG切换到VF控制时相位产生微小偏移，从控DG的PLL会感到电压源相位改变，进而调整自身功率角度，造成瞬时功率波动。
我的解决手段是牺牲一点从控DG的动态响应，给从控DG的PLL环路带宽降低一档，PLL响应时间从20ms延长到50ms，相当于在孤岛建立瞬间给电压相位留出稳定空间，避免两个控制器互相追逐。这个操作在实际调测中很管用，尤其是两台DG容量接近时，可以明显改善切换母线的动态。
5.5 低频减载策略误动作
孤岛运行中若负载容量略大于发电容量，频率会缓慢下跌，有可能触发低频减载动作。我第一次设置在49.5Hz动作切除次要负载，结果主控DG过流保护先触发，频率跌落到49.6Hz左右时主控DG检测过流停运，系统全黑。后面把低频减载延误做到200ms，切除10kW次要负载，主控DG就轻松兜住了剩余负载，频率回归49.9Hz以上。
所以设计低频减载逻辑时，不仅要设定频率阈值，还要考虑主控DG的过流余量。先接住负荷，减载只是辅助手段，主控DG的容量配置要留出20%以上的裕量，这样孤岛运行才有足够的鲁棒性。
这个项目做下来的整体体会
两台DG主从控制的孤岛并网切换分析，从控制策略选型、预同步逻辑控制到状态机模式切换，环环相扣。仿真跑通只是第一步，真正难的是把每个切换判据、控制量初始值和PI参数之间的关系梳理清楚。我的建议是：如果你正在做类似课题，优先把预同步逻辑做扎实，把无扰切换的积分初始值处理好，再优化参数。这两个地方过关了，整个切换过程基本就能平稳。后续还可以把仿真模型换成硬件在环平台测试，控制代码原样迁移到DSP上，额外关注一下实际采样频率和通信延迟对切换性能的影响，这些在纯仿真阶段是看不出来的。
