功率半导体行业这几年一直在等一个“颠覆性拐点”，而碳化硅（SiC）真正把这件事推到了台前。不是实验室里的demo，不是论文里的仿真数据，而是实实在在装进了量产车型的电驱主逆变器、光伏逆变器和快充模块里。尤其是2020年之后，随着某头部车企率先在主驱逆变器上大规模导入SiC MOSFET，整个行业的关注度一下子被点燃。随后国内外的IDM大厂、Fabless新贵、衬底材料商、设备供应商集体加速，围绕SiC的资本开支和产线建设进入了一轮高强度的军备竞赛。我所在的团队从2018年开始接触SiC功率器件，从最早的1200V肖特基二极管评估，到后来双极型退化、栅氧可靠性、动态导通电阻等问题一个个踩过来，积累了不少一手经验。这篇观察报告不是教科书式的产业综述，而是结合我们实际项目导入过程中的技术验证数据、供应链沟通记录和分销体系筛选逻辑，聊一聊SiC全栈生态的现状，以及功率半导体分销模式正在发生的深层变化。
不管你是在做车载电源、储能PCS、充电桩，还是在工业电机驱动领域，只要你正在评估SiC方案，或者已经感受到了硅基IGBT的性能天花板和供应链焦虑，这篇内容都值得你花点时间读完。我会把技术层面的核心壁垒、全栈生态的拆解逻辑、分销模式的重塑路径，以及我们在实际选型和落地中填过的坑，一并梳理清楚。
1. 硅基时代的物理天花板与SiC的破局逻辑
1.1 硅基功率器件为什么越来越力不从心
硅基IGBT和MOSFET统治功率半导体市场已经好几十年，技术迭代非常成熟，成本也被压缩到了极限。但材料本身的物理特性决定了硅基器件的性能天花板非常明显。功率器件最核心的需求是在高电压、大电流、高频开关下保持低损耗和高可靠性，而硅材料的临界击穿电场强度大约只有0.3 MV/cm，电子迁移率和热导率也相对有限。这意味着在电压等级提升到600V以上、开关频率要求超过20kHz的应用场景里，硅基器件必须通过降低导通电阻、优化终端结构、甚至牺牲开关速度来换取耐压能力的提升。最终的结果就是器件做得越来越大、散热成本越来越高、系统效率逼近理论极限，再想往高效率方向榨取几个百分点的收益，投入产出比非常不划算。
我在实际做某款7kW车载充电机的效率优化时，用最顶级的硅基超结MOSFET做PFC级，满载效率做到97.8%之后就很难再往上走了。换用SiC MOSFET之后，同样的散热条件下效率直接干到98.7%，而且频率还能往上拉，磁性元件的体积缩了将近三分之一。这个差异不是靠优化PCB布局或者换更好的磁性材料能追回来的，纯粹是材料层面的代差。
1.2 SiC材料的关键物理参数与系统价值
碳化硅作为宽禁带半导体的代表，禁带宽度大约是硅的3倍，临界击穿电场强度是硅的8到10倍，热导率是硅的3倍左右。这些参数直接转化为了功率器件的性能红利。击穿电场强度更高，意味着在同样的耐压等级下，漂移区的厚度可以做得更薄，掺杂浓度可以更高，导通电阻大幅下降。热导率更高，意味着芯片产生的热量能更高效地传导到封装和散热器，允许更高的电流密度和结温工作范围。
这些材料层面的优势落到系统端，具体表现为四个方面。第一，高压能力提升，SiC器件轻松覆盖600V到3300V甚至更高电压等级，使得电驱系统从400V平台往800V平台切换成为可能。第二，开关损耗极低，由于无反向恢复电荷且拖尾电流几乎可以忽略，开关频率可以设计到100kHz以上，无源器件体积大幅缩小。第三，高温工作能力增强，SiC MOSFET的结温额定值普遍能做到175摄氏度，甚至部分器件标称200摄氏度，散热器尺寸可以明显减小。第四，系统总成本下降，虽然单颗SiC器件比硅器件贵，但综合磁性元件、散热、整机体积和效率提升带来的收益，系统BOM成本在多数场景下反而具有优势。
1.3 从参数到应用场景的传导路径
很多人只看器件参数觉得SiC好，但真正决定是否切换方案的还是应用场景的系统级收益测算。新能源汽车主驱逆变器是目前SiC渗透最快的领域，原因在于800V高压架构下，SiC MOSFET相对于硅基IGBT能提升电驱系统效率5%到8%，直接转化为续航里程提升，这个价值用户在购车时就能感知到。光伏逆变器和储能PCS是另外一个核心场景，更高的母线电压和更高的开关频率能显著提升功率密度，降低单瓦成本，同时SiC器件在双向变换拓扑中的优势非常突出。
充电桩模块是另一个我接触项目较多的场景。目前很多充电模块厂商把SiC器件用在维也纳整流器和DCDC级，通过提升开关频率从40kHz到80kHz甚至100kHz，变压器和电感体积大幅降低，整机功率密度提升30%以上。虽然SiC器件成本高一些，但在充电模块这种对体积重量敏感、对效率有强制要求的场景里，SiC方案的综合成本优势非常明显。还有一个值得关注的场景是轨道交通和工业传动，这些领域对可靠性要求极其严苛，SiC器件的高温工作能力和抗辐射能力正在逐步打开局面。
2. 全栈SiC生态的纵向拆解与核心壁垒
2.1 衬底：全产业链最难啃的骨头
SiC产业链和硅基产业链最大的不同在于，衬底环节占据了整个产业链的价值和成本核心。一块SiC衬底在整个器件成本中占比接近50%，而硅基器件里硅衬底的成本占比不到5%。这个差距来源主要是晶体生长难度。碳化硅在常压下不会熔化，只能通过物理气相传输法在2300摄氏度以上的高温下进行籽晶升华生长。生长速度非常慢，大约每小时生长几百微米，一个晶锭需要一周甚至更长时间才能长出来。而且SiC存在超过200种多型体，其中只有4H-SiC和6H-SiC具备商用价值，生长过程中多型体的精确控制非常困难，稍有不慎就会产生微管、位错、层错等缺陷。
我记得和某衬底厂商的技术交流中，对方提到一个数据：SiC衬底的良率爬坡比硅片慢得多，长晶批次间的参数一致性一直是量产痛点。早期6英寸导电型衬底的位错密度做到每平方厘米10的四次方以下已经算不错的水平，而硅片在这个维度上几乎不需要担心。这直接导致SiC衬底价格虽然逐年下降，但距离硅片的成本还有量级上的差距。8英寸衬底的导入正在推进，通过扩大单片面积来摊薄单芯片成本，但长晶炉的热场设计和籽晶位错控制全部要重新优化。
2.2 外延：缺陷密度的生死线
衬底之外就是外延层。SiC外延通常采用化学气相沉积方法，在衬底上生长一层高质量的漂移区。器件的耐压能力完全由外延层的厚度和掺杂浓度决定，1200V器件的漂移区厚度大概在10到12微米，3300V器件则需要30微米以上。外延层的缺陷密度直接影响器件的击穿特性和可靠性，尤其是三角形缺陷和落尘缺陷，这些在外延生长过程中一旦形成，就直接导致芯片良率损失。
外延环节的壁垒在于生长速率和均匀性的平衡。生长速率太低，成本压不下来；生长速率太高，表面形貌和掺杂均匀性变差。目前6英寸SiC外延的主流生长速率能做到每小时40到60微米，厚度均匀性控制在3%以内，掺杂均匀性控制在5%以内。这背后需要精确控制反应腔内的温度场、气流场和反应前体浓度。我们实测过不同外延厂商提供的同规格外延片做的器件，击穿电压分布和栅氧可靠性有明显差异，外延质量的细微差别最终都会反映在器件成品率上。
2.3 器件设计与制造工艺的核心难点
SiC MOSFET的设计和制造比硅基器件复杂很多，核心难点集中在三个方面。
栅氧可靠性是第一个核心难题。碳化硅和二氧化硅界面处的界面态密度比硅基界面高一个量级以上，这会导致沟道迁移率下降和阈值电压漂移。栅氧在高温高电场下的长期可靠性，也就是栅氧击穿的时间依赖特性，是SiC MOSFET走向大规模应用时最关键的可靠性验证项。我们在做车规级器件认证时，栅氧可靠性测试的时间跨度和温度应力要求都比硅基器件严格得多。
第二个难点是离子注入和激活退火。SiC的杂质扩散系数极低，传统的热扩散工艺无法使用，只能通过高温离子注入实现P型和N型掺杂。注入后的晶格损伤需要通过1600摄氏度以上的高温退火来修复，而这个温度下硅会蒸发，所以必须通过碳膜保护或者富硅气氛来处理。激活率能做到90%以上已经算优秀水平，残留的晶格损伤仍然会影响器件性能。
第三个难点是沟槽栅结构的制造。SiC材料的各向异性刻蚀比硅困难，沟槽底部的圆角控制和拐角电场集中问题需要精细的工艺设计，一不小心就会导致栅氧在沟槽底部提前击穿。目前商用的SiC MOSFET主要以平面栅为主，沟槽栅技术集中在少数几家头部厂商手里，良率和可靠性数据仍未完全公开。
2.4 封装与模块集成：被低估的技术高地
SiC芯片本身的高频高温能力，对封装提出了新要求。传统硅基IGBT模块的封装形式，比如焊接式键合线模块，寄生电感偏高，散热路径偏长，直接用在SiC器件上会严重限制芯片性能发挥。我见过不少项目把SiC器件直接装进传统封装里，开关速度根本不敢提到设计值，因为尖峰电压和振铃会让整机EMI和器件应力彻底失控。
SiC模块封装的方向是低寄生电感、低热阻、高工作温度。烧结银替代焊料已经成为高端SiC模块的主流选择，银烧结层的热导率是传统焊料的3到5倍，而且能耐受更高的温度循环冲击。键合线被铜箔连接或者引线框架取代，配合DBC或AMB基板。隧道型封装或半桥模块内部叠层布局，把回路电感压到5nH以下。这些封装层面的细节，很多工程师选用SiC器件时没有足够重视，但实际上模块封装对整个系统性能的影响极其显著。
3. 生态位之争：IDM、Fabless与技术型分销的协同重组
3.1 IDM模式的堡垒效应
功率半导体行业传统上以IDM模式为主，SiC领域这个特征更加明显。原因是SiC器件性能极度依赖衬底和制造工艺的协同优化，设计、材料、工艺、封测之间的反馈闭环直接决定良率和可靠性。衬底厂商如果不理解器件需求，长出来的晶体关键指标就会偏离；器件设计者如果不了解衬底缺陷分布，设计再好的芯片也无法稳定量产。这种强耦合性让SiC领域天然向IDM倾斜。
从市场格局看，目前头部SiC MOSFET供应商全部具备IDM能力。某领先厂商自己拉通衬底到模块的完整产线，器件性能迭代速度明显快于外购衬底的Fabless厂商。我们做过一次侧面对比，同一颗1200V 40mΩ规格的SiC MOSFET，IDM厂的产品在高温特性曲线上的一致性表现明显更好，批次间参数漂移小。这背后的逻辑在于IDM厂对衬底品质和生产工艺参数的管控边界能做到更细。
3.2 Fabless与轻资产模式的机会窗口
IDM模式虽然壁垒高，但Fabless模式不是完全没有机会。SiC产业链正在逐渐成熟，衬底和外延的标准化程度在提高，专业代工厂的产能在快速扩充。一些Fabless设计公司通过聚焦特定应用场景，比如定制化二极管或者特殊封装的MOSFET模块，还是能找到差异化空间。尤其是那些对系统级理解比较深、能做出差异化封装或模块集成的团队，Fabless模式可以在不过度投入固定资产的情况下快速覆盖目标市场。
我接触过一家做定制化SiC功率模块的初创团队，他们不从衬底做起，也没有自己的晶圆厂，而是从某代工厂采购合格晶圆，自己设计封装结构和散热方案，针对某细分工业应用做模块级优化。虽然没有掌握晶圆制造层面的核心工艺，但因为他们对应用场景的理解远超通用器件厂商，最终做出来的模块在热阻抗和杂散电感指标上反而优于通用的工业级模块。这说明SiC生态里仍然存在细分赛道的价值洼地。
3.3 技术型分销商价值重估
分销商在功率半导体领域的角色，过去确实更像是一个物流和资金的通道。原厂把货交给分销商，分销商备库存、接订单、送货、处理账期。但在SiC时代，纯粹的搬箱子模式正在失效。SiC器件的客户支持需求已经不只是参数表选型和交期报价，而是涉及到应用方案设计、驱动电路调试、杂散参数优化、可靠性测试验证等一系列技术服务的深度协作。
技术型分销商的核心价值在于它们能够连接上游的器件特性和下游的整机应用需求。它们做的设计导入工作，比如把某颗新器件推进到客户的参考设计里，需要完成从器件参数评估、单板测试、系统联调到小批量验证全流程的技术支持。这个过程中分销商的技术团队实际上承担了原厂一部分应用工程师的工作，同时又把客户的真实需求反馈给原厂，推动产品定义和迭代。这种双向的技术翻译能力，是传统分销商完全不具备的。
我在和几家头部功率半导体分销商的技术负责人交流时发现，他们都在组建系统应用实验室，配置了双脉冲测试平台、热阻测试设备、动静态参数测试仪甚至小型的电路调试环境。这已经不是过去那种办公桌上放几个样品盒的分销商形象了。他们在客户现场能直接分析开关波形、诊断振铃问题、协助设计栅极驱动电路，甚至在客户的产品定义阶段就介入选型建议。
4. 分销模式重塑的实践样本与供应链韧性建设
4.1 从Design-in到Design-win的流程再造
分销商的业务逻辑正在从以货为中心转向以设计为中心。传统的Design-in指分销商把新器件推荐给客户，让客户评估使用，这个过程相对松散，分销商做完技术推广就等着原厂和客户之间直接对接。现在的技术型分销商把Design-in拆成了一个标准化的流程，包括需求捕获、器件选型、应用方案匹配、样品支持、失效分析和量产保障几个阶段。每个阶段都有对应的技术交付物和KPI考核。
我们曾经在某储能PCS项目中与一家技术型分销商合作，他们不仅帮我们匹配了合适的SiC MOSFET模块，还直接参与了我们驱动电路的调试。因为模块内部布局差异导致的动态均流问题，传统方案里我们只能等原厂FAE排期支持，但这家分销商的应用工程师在当地实验室就能直接测波形、做分析，给了我们足够的调试验证支撑。这个体验对比下来，效率差异非常明显。原厂FAE资源永远紧缺，而贴近本地的技术型分销商能够快速响应。
4.2 供应链风险管理的新维度
SiC供应链的紧张程度在2021年到2023年之间达到了历史峰值，衬底产能不足、晶圆代工排期长、封装材料短缺等问题层层传导。终端客户最大的痛苦是交期不可控，一颗SiC MOSFET的交期一度被拉长到50周以上。这种情况下，分销商的供应链管理能力成为客户选择合作方的关键指标。
技术型分销商在供应链端的价值在于提前锁产能、做长单预测、管理缓冲库存。它们需要基于对下游客户项目周期的理解，向原厂做出有依据的需求预测，再根据预测提前备货。这要求分销商具备市场洞察能力，不能只根据客户本月下单量来判断，而要理解客户的整机产品节奏和终端的整车排产计划。我们和分销商之间每季度会做一次18个月的滚动需求预测对齐，这个方法在实际操作中很有效，双方的备货节奏基本匹配，缺料风险大幅降低。
4.3 多源供应策略与国产器件的入场
SiC供应链的单一来源风险比硅基器件高得多。过去很长一段时间内，车规级SiC MOSFET的选择范围就集中在一两家海外头部供应商手上，客户议价能力很弱。国产SiC器件在这几年快速追赶，在部分电压等级和电流规格上已经具备了量产替代能力。我们在某工业电源项目里完成了国产1200V SiC MOSFET的Pin-to-Pin替代验证，静态参数和开关特性都达到了替换标准，但可靠性验证和实际产线运行数据还需要更多时间积累。
分销商在多源供应策略中扮演的角色非常微妙。它们同时代理多个品牌的SiC产品线，但在具体客户项目里推哪个品牌、以什么角色推进，既取决于客户需求的真实匹配度，也取决于和原厂之间的代理权关系。对客户来说，通过分销商同时接触多家SiC原厂的方案，可以更客观地做横向评估，不需要每家原厂单独对接，沟通成本大幅降低。
5. 系统应用端的选型实战与避坑指南
5.1 器件选型的关键参数再审视
做SiC MOSFET选型时，不能只看导通电阻和额定电流。我见过太多工程师把SiC器件当成Si器件来选型，拿到数据手册就看RDS(on)和ID，结果做出来的电路出现各种诡异问题。SiC选型有几个关键参数需要重点分析。
第一个是栅极电压平台，也就是米勒平台电压。SiC MOSFET的栅极驱动电压范围比较特殊，推荐的正栅压通常是18V到20V，负栅压根据器件不同有-2V到-5V的差异。栅极电压设计不当会直接导致导通损耗偏大或者关断串扰问题。第二个是短路耐受时间和短路检测的配合。SiC MOSFET的短路耐受时间比IGBT短很多，通常在2到3微秒，过流保护电路必须足够快，否则器件会在极短时间内烧毁。第三个是体二极管的特性。SiC MOSFET的体二极管反向恢复特性比硅器件好很多，但在同步整流应用里仍然需要考虑其导通压降带来的损耗和对驱动时序的影响。
我们在某个DCDC项目里就遇到了体二极管导通损耗被低估的问题。因为拓扑结构导致死区时间内电流持续流过体二极管，而SiC MOSFET的体二极管正向压降在2V到3V之间，相当于一个高导通压降二极管，死区时间稍微拉长一点，损耗占比立刻变得不可接受。后来通过调整死区时间和增加并联肖特基二极管解决了这个问题。
5.2 栅极驱动电路的工程化设计
SiC MOSFET的开关速度极快，di/dt可以达到每微秒数千安培的量级，这就对栅极驱动电路提出了极高的要求。驱动回路的寄生电感必须尽量小，驱动芯片到器件栅极的走线要短而粗，建议采用开尔文源极连接方式把功率回路和驱动回路彻底分开。驱动电源的稳压和退耦也很重要，正负压切换时的瞬态电流峰值很大，必须使用低ESL的低容值陶瓷电容配合高容值电解电容做组合退耦。
另外，驱动芯片的峰值电流能力需要认真核算。SiC MOSFET的栅极电荷Qg通常在50nC到150nC之间，为了实现纳秒级的开关时间，驱动芯片的峰值电流至少需要3A以上。我见过不少工程师沿用硅器件的驱动芯片选择思路，峰值电流只有1A或者2A，结果开关损耗不仅没有降下来，还因为开关时间过长导致器件工作在危险的SOA边界。
5.3 热设计与可靠性验证的长期主义
SiC器件的高温工作能力是优势，但系统设计不能因此忽视散热。器件的结温每降低25摄氏度，寿命大约可以翻一倍。热阻链路的优化从芯片贴装到基板、外壳、散热器的每一个环节都需要精细化评估。我们在做某车载OBC项目时，用有限元仿真对三种不同散热器结构和两种导热材料进行了对比分析，最终选择了热阻最低但成本稍高的方案，综合可靠性测试结果证明这个投入是值得的。
可靠性验证是SiC器件导入最耗时也最容易忽视的阶段。功率循环测试的温度冲击范围需要比硅器件更严格，因为SiC芯片和封装材料之间的热膨胀系数失配更严重。栅极偏置应力测试需要覆盖正偏和负偏两个方向，持续时间至少1000小时。高温反偏测试和高温栅极偏置测试的结果需要仔细分析阈值电压和栅极漏电的变化趋势。这些可靠性数据决定了器件能否在车载或工业场景中真正批量使用，不能为了赶项目进度而压缩测试周期。
6. 常见问题与排查技巧实录
6.1 开关振铃和过冲怎么压
SiC器件的高开关速度很容易引起严重的开关振铃和过冲。造成这个问题的根源主要是功率回路的寄生电感和器件的输出电容之间发生了高频谐振，同时驱动回路的寄生参数也会影响开关波形的质量。
排查思路按照三步走。第一步先用网分或阻抗分析仪测量功率回路的寄生电感，确认模块内部布局和外部母排的杂散电感贡献。第二步在栅极驱动回路中串联不同阻值的栅极电阻，观察开关波形dv/dt和峰值过冲的变化趋势，找到权衡点。第三步考虑在功率端增加RC吸收电路或者叠层母排设计来进一步压缩回路电感。如果过冲仍然超标，就要考虑换用内部寄生电感更低的封装形态，比如从TO-247切换到模块封装。
6.2 阈值电压漂移的评估与规避
SiC MOSFET在栅极偏置应力下的阈值电压漂移是行业关注的核心可靠性问题，尤其是负栅压偏置下的阈值电压漂移，会导致导通电阻增加和开关损耗恶化。这个问题和栅氧界面的电荷俘获相关，工艺控制和材料质量是根本决定因素。
从应用角度看，规避策略包括尽量缩短负栅压持续时间、合理设计死区时间和栅极驱动电压时序。在电路设计上，可以通过提高正栅压幅度来补偿阈值电压漂移带来的导通电阻增量，但要注意不能超过栅氧电压的绝对最大值。对于可靠性要求极高的场景，建议挑选经过长期HTGB测试验证的成熟器件平台，而不是一味追新。
6.3 并联均流不能只看RDS(on)
SiC MOSFET并联是提升电流能力的常用手段，但并联均流问题比硅器件更复杂。虽然SiC MOSFET的导通电阻具有正温度系数，理论上有利于静态均流，但动态电流分配受到阈值电压、跨导和封装电感差异的综合影响。尤其是在开关瞬态，阈值电压差异会导致开关时刻的微小偏移，进而造成动态电流不均。
实际设计时需要注意四个方面。第一是尽量选择同一批次、参数分档一致的器件。第二是驱动电路做到对称，每条支路的栅极电阻值要一致，走线长度要相同。第三是功率回路的杂散电感做到对称，否则电流波形会在支路之间出现明显偏差。第四是在PCB布局时采用中心对称设计，而不是单纯的并排摆放。对于大电流应用，还建议通过双脉冲测试实际测量每个器件支路的电流波形，用实测数据验证均流效果。
6.4 分销选型阶段的常见坑
选择分销商和选择器件品牌一样需要谨慎，我们在实际操作中遇到过几个典型问题。首先是样品支持的速度和质量。有些分销商样品响应很快，但提供的样品批次混杂，甚至出现不同版本的混合包装，这会导致评估数据失真。其次是应用支持的深度。部分分销商虽然挂了技术型分销的名头，但实际技术团队只停留在产品选型表推荐层面，真正遇到复杂的驱动设计问题时无法提供有效帮助。第三是交期承诺的可信度。建议通过6个月以上的订单执行记录来评估分销商的实际交付能力，而不是只听对方的路演PPT。
我们在筛选SiC分销伙伴时用了一个相对简单的打分表，权重分配是技术支持能力占40%、供应链交付保障占30%、价格和商务条款占20%、样品和生态配套占10%。这个打分表经过实际项目验证，帮我们避开了两个看上去宣传做得很好但实际交付拉胯的候选供应商。
7. 生态演进趋势与供应链策略建议
7.1 未来三年的SiC供需关系演进
SiC衬底产能正在快速扩张，8英寸衬底导入将在2025年前后形成有效产能，单芯片成本有望下降30%以上。但供需关系的缓解不等于SiC器件会大幅降价，因为需求端的增长同样迅猛，新能源汽车800V平台渗透率提升、AI服务器电源功率密度升级、电网侧储能装机量扩张，都在持续拉高SiC器件的需求量。
对于终端厂商来说，未来三年的供应链策略应该建立双备份甚至多备份机制。除了一线海外品牌，国产器件需要同步推进验证和导入，即便性能和可靠性暂时有些差距，也要保持持续的追踪测试。这样做不仅是为了供应链安全，也是为了在议价谈判中保持主动。
7.2 分销模式进化的终局判断
功率半导体分销模式的转型不会是短期风口，而是产业结构的深层调整。纯做物流服务的基础分销商仍然有存活空间，但利润会被持续压缩。技术型分销商的价值定位会越来越清晰，它们的核心竞争力从备货能力转向技术方案能力，本质上是把过去原厂才具备的应用支持能力下沉到距离客户最近的地方。
分销商和原厂之间的关系也会进入新一轮调整。过去原厂对分销商的管理偏向于考核备货和订单达成率，未来会逐步增加技术认证、客户Design-in数量和方案交付质量的权重。分销商的角色从销售通道变成生态连接器，这个趋势在SiC这种高复杂度、高服务密度的产品品类中会率先成型。
我个人在实际项目导入中的体会是，SiC不只是把IGBT换成MOSFET那么简单，它是一个从器件选型、驱动设计、热管理到供应链配套的系统工程。这个赛道的高速增长期才刚刚开始，真正能在产品层面吃到红利的团队，一定是从技术能力和供应链管理两个维度同时下功夫的团队。希望这篇观察报告能帮你少踩一些我们踩过的坑，也希望国内的SiC生态链在产能、良率和可靠性上继续向上走，把整个功率半导体的成本曲线快速压下来。
