嵌入式面试必考：UART、I2C、SPI串行总线高频考点详解

很多朋友在准备嵌入式岗位面试时，都会在简历上写一句"熟悉UART、I2C、SPI"。这句话我看了太多次，而面试时真正能把这三条串行总线讲透的人，确实不多。之前帮我带过的几位新人做模拟面试，光是"SPI和I2C的区别"这一个问题，就有不少人答不到点子上。这三者不是简单的"会用"，而是面试官用来判断你到底是背过概念、还是真正做过项目的试金石。

这篇文章把UART、I2C、SPI的面试高频考点整理成一份可以直接复习的框架，核心思路是：不止告诉你考点是什么，还告诉你面试官为什么问、他想听到什么层次的理解。文章适合准备嵌入式、物联网、单片机相关岗位面试的朋友，也适合刚入行想系统梳理串行通信知识的人。内容我尽量按面试的真实追问路径来组织，从基础画像到协议细节，再到代码层面的答题模板，最后是简历和项目经历的讲法。

1. 面试第一问的拆解：三种总线各自解决什么问题

面试官很少直接让你背诵UART是什么、I2C是什么，而是会先抛一个场景化的开场题，比如"你平时用这几条总线都接了哪些外设"。这道题看起来简单，实际上是在考察你有没有真正用它们做过东西，以及你是否清楚每种总线的定位。

1.1 UART：调试口、低速传感器模块和透传场景

UART全称是通用异步收发器，最典型的特点是异步和点对点。所谓异步，就是收发双方没有一根独立的时钟线，全靠约定的波特率来对齐每一位的时间。这种设计的代价是速率不能太高，因为一旦波特率误差累积、或者环境噪声干扰了边沿，接收端就会错位，整帧数据直接报废。

UART最常见的应用就是调试日志输出。很多项目里，MCU上电之后通过串口打印初始化信息、错误码、运行状态，这几乎是嵌入式开发的标配。除了调试，UART还大量用于蓝牙模块、GPS模块、4G模组、老式传感器模块的通信，这些模块大多是透明传输模式，MCU把数据丢给串口就行，协议解析在上层完成。

面试时如果问到"UART能不能挂多个设备"，标准答案是不能直接挂。UART本质是点对点传输，一条TX对应一条RX，如果非要一对多，通常需要借助RS-485这种物理层标准，靠地址帧来区分设备，但这已经不是裸UART的范畴了。这一点很多人会答错，值得单独记一下。

1.2 I2C：两根线挂一堆设备的省钱方案

I2C给人的第一印象是省引脚，只靠SCL时钟线和SDA数据线两根线，就能挂上EEPROM、温湿度传感器、加速度计、RTC、PMIC等一堆外设。面试官如果追问"为什么两根线就够了"，核心答案是设备地址寻址和总线仲裁机制。

I2C是同步半双工通信。主机负责产生SCL时钟，数据在SDA上按位传输。每个从机都有唯一的7位或10位地址，主机通过地址来选择跟谁通信，其他设备虽然也能看到总线上的数据，但发现地址不匹配就会保持沉默。这种设计让一条总线上最多可以挂理论上一百多个设备，实际受限于总线电容和地址分配。

I2C的应用场景通常对速率要求不高，更看重引脚开销和布线便利。比如板级传感器采集、电池管理芯片的寄存器读写、小容量存储器的读写，这些场景I2C都很合适。面试时如果能顺带提一句"I2C常用于板内短距离低速设备间的通信"，会比干巴巴背定义好很多。

1.3 SPI：速度和吞吐优先的高性能选手

SPI是三种总线里速率上限最高的一种，通常可以跑到几十兆赫兹甚至更高。它的物理层是四根线：SCK时钟、MOSI主出从入、MISO主入从出、CS片选。全双工同步传输，主机发数据的同时也能收数据，吞吐效率很高。

SPI没有地址寻址的概念，靠的就是CS片选线。一根CS对应一个从机，想跟谁通信就把谁的CS拉低。这种机制的好处是从机不需要解析地址，收到CS有效就开始收发；坏处也很明显，从机数量多了以后，CS引脚开销很大。所以SPI更适合那些从机数量不多、但对速率和实时性要求高的场景，比如Flash存储、SD卡、高速ADC、显示屏驱动。

面试官特别喜欢问的一个点是："SPI从机怎么知道自己被选中了？"答案就是CS引脚的电平状态。当CS从高变低时，从机就知道主机要和自己通信了，然后在SCK的驱动下同步收发数据。这个机制看起来简单，却是理解SPI拓扑的关键。

2. 双工、时钟和主从关系：三者的本质区别在哪里

如果面试时间只有五分钟，面试官大概率会从"全双工还是半双工""同步还是异步""谁是主设备"这几个维度来快速区分你掌握的程度。这三组概念是串行总线最底层的骨架。

2.1 全双工与半双工：能不能同时收发

全双工意味着数据可以同时在两个方向传输。UART和SPI都是全双工，UART靠独立的TX和RX两根线，SPI靠独立的MOSI和MISO两根线，所以它们在收发方向上完全互不干扰。

I2C则是半双工的，因为只有一根SDA数据线，数据要么从主机发往从机，要么从从机发往主机，同一时刻只能有一个方向的数据流动。面试时如果让你举一个"半双工但是同步"的例子，I2C就是标准答案。

这里有个容易被忽略的细节：SPI虽然支持全双工，但实际使用中很多时候只用到单向传输。比如只往Flash里写数据，MISO上的数据可能根本不在乎；或者只读传感器数据，MOSI上发的是命令而不是有效数据。能意识到"协议能力和实际使用场景的差异"，在面试里会很加分。

2.2 同步与异步：时钟线决定了一切

同步通信和异步通信的分水岭，就是有没有一根专门的时钟线。SPI有SCK，I2C有SCL，这两者都是同步通信，接收端完全按照时钟边沿来采样数据线，不需要自己去恢复位时间。

UART没有时钟线，接收端靠自己内部的时钟去采样RX线。这就要求双方必须提前约定好波特率，而且实际波特率和理想波特率的误差不能太大。面试中如果追问"UART为什么速率上不去"，答案的核心就是异步时钟恢复的难度：没有时钟线，每一位的采样时机全靠推算，速率一旦升高，噪声和误差的影响会被放大。

可以这样理解：同步通信像两个人喊口号，喊一声走一步，节奏永远对得上；异步通信像两个人各自数拍子，只要拍子的误差别太大，暂时也能同步走，但步调迟早会偏。

2.3 主从关系和多主机能力

UART传统上是点对点通信，没有严格的主从概念。两个设备通信时，谁先发数据谁就像主设备，但协议本身不定义主从。这也是UART和I2C、SPI的重要区别——后两者都有明确的"主设备发起通信"的规则。

I2C允许总线上存在多个主机，通过仲裁机制解决多个主机同时发起通信的冲突。仲裁的核心是：多个主机同时拉低SDA时，谁先释放总线谁就退出，最终只有一个主机能继续发送。这个过程是比特级的，逐位比较，不会破坏数据。

SPI则一般只有一个主机，多个从机。虽然理论上也能做成多主机，但实际极少这么用，因为协议层面没有任何仲裁机制。如果两个设备同时驱动MOSI，那就是物理上的信号打架。面试时如果被问到"SPI能多主机吗"，照实说"协议不原生支持，需要外部机制，实际不用"就足够了。

3. 面试官最爱的横向对比：速率、拓扑、引脚和抗噪

"请对比一下UART、I2C、SPI"这道题几乎是必考，而且面试官通常不会只满足于"一个慢一个快"，他会追问"为什么会有这种差异""映射到项目里你怎么选型"。这部分的回答高度，决定了你是"知道名字"还是"理解本质"。

3.1 速率差异的本质：协议开销和物理层驱动能力

先说结论：典型速率上，UART常见的是9600bps到几Mbps，I2C常见的是100kbps到3.4Mbps，SPI常见的是几Mbps到几十Mbps甚至上百Mbps。

UART的速率瓶颈主要来自异步恢复。每一位都要靠本地时钟采样，波特率越高，单位时间内的误差预算越小，晶振精度、线路噪声、边沿抖动都会导致误码。所以工业上大量UART应用宁愿稳定在115200甚至更低，也不去冒险跑太高。

I2C的速率瓶颈有两层。第一层是协议开销，每个字节都要带ACK应答位，一帧完整的I2C传输包含起始条件、地址、数据、应答、停止条件，有效数据占比不高。第二层是物理层，I2C的SDA和SCL是开漏输出，必须外接上拉电阻才能输出高电平，上拉电阻和总线电容会形成RC延迟，频率越高波形越差。这就是为什么I2C的高速率模式对PCB布线要求很高。

SPI能跑得快的核心原因有三个：一是几乎没有协议开销，SCK驱动几个位就是几个位，不需要应答、地址、帧格式；二是推挽输出，驱动能力强，信号边沿陡峭；三是数据线和时钟线严格同步，接收端按边沿采样，抗时序抖动能力天然强。

3.2 拓扑对比：点对点、多设备总线、一主多从

UART的拓扑最简单的就是两个设备直连，TX接RX，RX接TX，地线共地。如果要用一个UART口跟多个设备通信，就得靠软件分时切换或者外接模拟开关，不算协议层面的能力。

I2C的拓扑是真正意义上的多设备总线结构。所有设备的SDA和SCL都挂在同一条总线上，靠地址区分。这种结构的好处是扩展方便，新设备只要地址不冲突就能直接挂上去；坏处是总线是共享的，任何一帧数据都会广播到所有从机，可靠性需要靠ACK机制来保证。

SPI的拓扑是一主多从，每个从机独占一根CS线。主机要N个从机，就需要N个CS引脚，这是SPI在设备数量上的天然限制。不过SPI总线上所有从机共享SCK、MOSI、MISO，所以布线时可以做成菊花链，但模式上仍是主从关系。

3.3 引脚开销的计算方法

这道题面试官偶尔会考：给你一个MCU，外挂8个设备，问你用I2C和SPI分别需要多少引脚。计算逻辑如下。

I2C方案： SCL + SDA = 2根线，8个设备共享，共2个引脚 SPI方案： SCK + MOSI + MISO = 3根线共享 CS = 8个设备各1根 总引脚数 = 3 + 8 = 11个引脚

从这个对比就能直观看出，设备数量上去之后SPI的引脚开销会迅速膨胀，而I2C始终只需要两根线。面试里遇到这类问题，最重要的是把"共享部分"和"独占部分"分开算，思路清晰比结果更重要。

3.4 一张表搞定"请对比三者"的必考题

每次模拟面试我都会让候选人亲手填一遍这张表，填过之后印象会深刻很多。

面试时能在两分钟内流畅讲完这张表，并且能解释每一列的"为什么"，基本就能让面试官确认你真的理解这三条总线。

4. 协议细节里的高频考点：帧格式、应答机制与SPI模式

横向对比之外，面试官会开始挖协议细节。这一层级的问题直接筛选出"只看过简介"和"认真读过手册/抓过波形"的候选人。下面几个考点都是最常出现的。

4.1 UART数据帧：起始位、数据位、校验位、停止位

UART一帧的标准结构是：空闲时TX线保持高电平，发送开始时先拉低一个位时间，这就是起始位；接着是5到8个数据位，一般是低位在前；然后是可选校验位；最后是1到2个高电平停止位。接收端在检测到高电平变低电平的下降沿时，认为一帧开始，然后按波特率在每一位的中间点采样。

面试高频追问之一是"为什么校验位只能检错不能纠错"。因为校验位只能用奇偶校验的方式告诉你这一帧数据里有奇数个还是偶数个1，但具体是哪一位被篡改了，它说不出来。如果面试官继续问"那实际工程里怎么保证可靠性"，可以回答"更高层的协议会加CRC校验和重传机制"。

还有一个经典问题：接收端怎么知道对方开始发数据了？答案就是检测起始位的下降沿。因为空闲状态是高电平，起始位的下降沿是一个非常明确的"帧开始"信号。理解了这一点，就理解了为什么UART的空闲电平必须定义为高。

4.2 I2C的起始停止条件和ACK应答

I2C总线空闲时，SCL和SDA都是高电平。主机把SDA从高拉低、而SCL保持高电平的时刻，就是起始条件（START）；主机在SCL为高时将SDA从低拉高，就是停止条件（STOP）。这两个条件是I2C通信的边界信号，所有设备都会监听总线的起始和停止。

每个字节传输完成后，接收方需要在第9个时钟周期拉低SDA，表示ACK应答。主机作为发送方时，从机收到地址后要回ACK；从机作为发送方时，主机读数据后要回ACK，如果主机不再想接收后续数据，就回一个NACK，从机知道该结束了。

面试官常问："ACK是必须的吗？"答案是在标准I2C协议里必须。ACK不仅是一个礼节性的确认，还是从机告诉主机"我活着、我在线、我准备好了"的唯一手段。如果从机地址不存在或总线异常，主机会收到NACK，然后就知道通信失败。

4.3 SPI的CPOL和CPHA：四种模式怎么搭出来的

SPI的模式定义是面试题里的重灾区。CPOL决定时钟空闲电平，CPOL=0时SCK空闲为低，CPOL=1时SCK空闲为高；CPHA决定数据采样边沿，CPHA=0时在第一个边沿采样，CPHA=1时在第二个边沿采样。两者组合出Mode 0、Mode 1、Mode 2、Mode 3四种模式。

很多从机的数据手册里会明确写出支持哪种模式，比如"Mode 0 and Mode 3"，意思就是CPOL=0/CPHA=0和CPOL=1/CPHA=1都可以。实际项目中，最常用的是Mode 0：SCK空闲为低、第一个边沿采样数据。

面试时遇到SPI模式问题，不用紧张，只要画一个简单的时序草图：先确定SCK空闲电平，再确定采样边沿，答案就出来了。我一般建议候选人在白板上画出SCK波形和MOSI数据线波形，标出采样点，比口头背诵模式编号有效得多。

另外还有一个高频细节：SPI没有ACK机制，主机怎么知道从机收到了数据？实际上，SPI从机收到数据后会把状态放在某个寄存器里，主机通过后续的读操作去查状态位，或者干脆看MISO上的返回值。如果你做过Flash驱动的轮询，应该很熟悉"等忙标志位"这个过程。

4.4 异常现象和排查思路：总线上什么情况会翻车

面试官如果聊到实际项目，很容易问"你遇到过通信异常吗"。这个问题没有标准答案，但通常可以按下面的思路来应答。

命令逻辑分析仪抓波形几乎是一切的起点。UART异常最常见的是波特率不匹配，现象是收的全是乱码；I2C异常最常见的是SDA被某个设备拉死，总线一直忙，SCL有波形但SDA一直低；SPI异常最常见的是模式不匹配，MCU这边配的Mode 0，从机要的是Mode 2，结果读回的数据全是0xFF或者错位。还有一个非常容易被忽略的问题，就是CS时序。有些器件要求CS拉高后必须保持一段时间才能再次拉低，否则会触发不了下次操作。

我在实际排障时，习惯先用示波器看空闲电平和起始条件，再逐帧数数据，配合从机数据手册确认时序参数。给面试官讲清楚这个排查链路，比单纯说"我调好了"要有说服力得多。

5. 代码层会怎么考：寄存器配置、中断和DMA的答题模板

聊完协议细节，面试官会切换到代码视角。这一部分主要考察你是不是真的在工程里写过这些外设的驱动。我不建议背任何厂商的库函数名，但配置流程的思路是通用的。

5.1 三步走的硬件初始化框架

不管是UART、I2C还是SPI，初始化流程都逃不开三步：开时钟、配引脚、配外设参数。

以UART为例，第一步要打开UART外设时钟和对应GPIO端口的时钟；第二步把TX和RX引脚复用成UART功能，配置推挽输出和浮空输入或上拉输入；第三步设置波特率、数据位长度、停止位、校验位，使能收发。

I2C的初始化类似，但要把SDA和SCL配置成开漏模式，因为I2C物理层要求开漏加上拉，绝不能配成推挽输出。SPI的初始化则要把SCK、MOSI、CS配置成推挽输出，MISO配置成输入，然后设置时钟极性和相位、速率分频。

代码层面试如果让你现场口述，按这个顺序讲就很有条理：

/* 以某常见MCU的SDK风格为例的UART初始化流程伪代码 */ void uart_init(void) { // 1. 使能外设和引脚时钟 enable_clock(UART_CLOCK); enable_clock(GPIO_PORT_CLOCK); // 2. 配置引脚复用 gpio_set_mode(TX_PIN, ALTERNATE); gpio_set_mode(RX_PIN, ALTERNATE); // 3. 配置串口参数 uart_set_baudrate(115200); uart_set_databits(8); uart_set_stopbits(1); uart_set_parity(NONE); // 4. 使能接收和发送 uart_enable(TX); uart_enable(RX); }

5.2 接收数据用轮询、中断还是DMA

面试官特别喜欢问UART接收的三种方式。轮询最简单，主循环里不停查接收标志，缺点是会阻塞CPU；中断接收适合已知帧长或者按帧头帧尾解析的协议，收发不影响主循环；DMA适合大数据量、连续传输的场景，CPU完全不参与搬运，资源利用率最高。

一个经典追问是"用DMA接收不定长数据怎么办"。可以回答：用串口的空闲中断配合DMA。数据流传输停止后，空闲中断会触发，此时从DMA的当前计数值算出本次收到的数据长度，再切换缓冲区继续接收。能答出"空闲中断+DMA"这个组合，面试官通常就会觉得你确实写过相关代码。

SPI的中断和DMA答题逻辑也类似，但要注意一个细节：SPI全双工模式下，每次发送都会同时接收到一个数据。如果你只关注发送而不读接收寄存器，数据会被覆盖甚至触发溢出错误。这个点偶尔会被拿来考验候选人对全双工的理解。

5.3 错误处理和总线恢复的实战经验

代码层面还有一类高频题是"通信卡死了怎么办"。UART常见的错误是过载错误、帧错误和奇偶校验错误，处理方式通常是清错误标志、重开接收。I2C最经典的故障是总线死锁：某个从机把SDA拉低后释放不出来，常见原因是通信过程中从机断电或程序异常。解决办法是软复位主机外设，或者把SDA引脚临时配置成普通GPIO，手动翻转几个脉冲，模拟时钟来"治愈"总线。

分享一个我自己的排障经验：有一次I2C读传感器偶发卡死，查了很久发现是初始化时序不对，传感器上电后需要至少几毫秒才能接受I2C命令，MCU上电初始化太快，导致第一次通信直接失败并且把SDA拉住了。后来在初始化前加了一个延时，问题就再没出现过。这种"看似协议问题、实为时序匹配问题"的经历，面试时讲出来非常加分。

6. 项目经历怎么讲：从"用过"到"懂原理"的回答路径

技术实力需要通过项目经历来呈现。面试官看简历时会扫一眼你有没有写过相关驱动，然后围绕项目经历开始追问。这里最忌讳的是只说"我用了库函数调通了"，因为这句话完全没有信息量。

6.1 面试官从简历项目切入的典型追问链路

假设你的简历上写"某智能硬件项目中用I2C读取多个传感器数据"，面试官大概率的追问顺序是：

• 传感器挂在同一条I2C总线上吗？一共有几个设备？
• 如果两个传感器的I2C地址相同，你怎么处理？改地址引脚还是用总线转接器？
• 读取出来的数据偶尔是错的，你会怎么排查？
• 传感器读频率是多少？I2C速率够用吗？为什么不用SPI？

这些问题看起来是聊天，实际上每一条都在检验你是否真的理解I2C的地址机制、多设备挂载的冲突处理、总线速率和采样率的匹配关系。回答的时候尽量用具体的应对方式，比如"我当时的传感器地址冲突，就把其中一个的地址引脚拉高，改成另一个地址"。

6.2 区分"背概念"和"真的做过"的提问方式

模拟面试时我经常会用一个方法来判断候选人：问一个"项目里具体数字"的问题。比如"你现在这个项目I2C跑的速率是多少？""Flash页写一次要等多久？""你SPI时钟分频是多少？"背概念的人通常答不上来这些数字。

所以准备面试时，我建议把自己做过的每一个和通信相关的细节都回忆一遍。波特率、从机地址、SCL时钟频率、CS延时参数，这些具体数字才是"真的做过"的最好证据。哪怕项目只是简单的传感器采样，把时序、速率、驱动代码的边界条件梳理清楚，也能让面试官感受到你的工程意识。

6.3 备考时的三条实操路径

如果时间充裕，我建议按下面的路径准备，效率会很高。

第一，把三种总线的时序图画一遍，不参考任何资料，画完再对照手册检查。画错的地方就是你理解薄弱的地方。第二，找一块开发板把三种外设都实际调通一遍，重点是用逻辑分析仪抓取真实波形，把起始位、ACK、模式选择这些概念对应回波形上。第三，把面试问题整理成自己的话，不要背教科书原话，比如被问到"I2C为什么需要上拉电阻"，用自己的话说清楚"开漏输出拉不高中电平，必须有上拉电阻提供高电平"就够了。

我自己的体会是，这个领域没有太多捷径可走，但也不需要刷几千道题。把最核心的十几个问题想透，能做到既讲清楚原理、又能结合踩坑经历来举例，面试的表现基本不会差。

最后再说几句

写到这里，我想起自己第一次准备嵌入式面试时，也是对着这三条总线发懵。后来把协议手册翻烂、用逻辑分析仪一台设备一台设备地抓波形，才真正建立起"看到波形就能想到协议状态"的感觉。面试最深的印象往往来自你讲出的一个真实问题和一个真实的解决过程，而不是来自完美的定义。希望这份汇总能帮你在面试时更有底气，也真心建议你花一个下午，亲手把三条总线的时序图画一遍，这比看十篇文章都管用。