简介：这份开源资料面向硬件工程师、嵌入式开发者与电子类学生，提供NRF52832蓝牙低功耗微控制器的完整硬件设计参考，可用于物联网、穿戴设备与智能家居等项目的原理图与PCB设计学习。压缩包共23个文件，约14.94MB，以Altium Designer工程文件为主，包含6个SchDoc原理图分页、PcbDoc与PcbLib封装库、IntLib集成库、SchLib符号库及PrjPCB工程文件，另附PDF芯片手册与HTM说明页，覆盖射频、电源、接口MCU、按键LED、连接器等模块。已有1655人学习下载。读者可从中获取PCA10040参考设计的完整原理图与PCB布局，理解ADC采样链路、电源管理路径、SWD调试接口及SPI、I2C、UART等外设连接方式，并借鉴其EMC、信号完整性与热管理处理思路，适合作为实际项目硬件设计的对照与排错参考。
1. 从一块不到 3 厘米见方的板子说起：NRF52832 开源原理图与 PCB 到底能拿来干什么
如果你手头正捏着一颗 NRF52832 芯片，却对着空白的 EDA 工程发愁，或者想给一个低功耗蓝牙传感器项目画板子，却不确定天线怎么摆、电源怎么滤、晶振怎么选，那这份开源的 NRF52832 原理图和 PCB 文件就是给你准备的。它不是一份只能看的 PDF 截图，而是可以直接在 EDA 工具里打开、修改、导出 Gerber 去打样的工程源文件。NRF52832 这颗芯片在低功耗蓝牙和 2.4G 私有协议场景里出镜率极高，可穿戴、智能家居节点、无线外设、传感器标签都能见到它。但芯片手册和参考设计之间隔着一道鸿沟：手册告诉你引脚定义，参考设计告诉你“别人是怎么连的”。这份资源的价值就在于把后者摊开给你看——电源去耦怎么排、射频匹配网络怎么搭、天线馈线怎么走、调试口怎么留。适合谁？刚接触 NRF52832 的硬件新手、需要快速验证方案的嵌入式工程师、以及想拿一份能跑通的参考设计做二次开发的人。你不需要从零推导每一根走线，但你需要知道哪些地方不能乱改。
2. 工程结构拆解：原理图、PCB 与射频前端到底怎么组织
2.1 从工程目录看设计意图
拿到一份 EDA 工程，第一件事不是急着打开画布，而是先看目录结构。常见的 NRF52832 开源工程一般会按功能模块拆分原理图页，而不是把所有东西堆在一张图上。典型结构如下：
NRF52832_RefDesign/ ├── schematic/ │ ├── power_supply.sch # 电源与去耦 │ ├── mcu_core.sch # 主控与晶振 │ ├── rf_frontend.sch # 射频匹配与天线 │ ├── debug_interface.sch # SWD 调试口 │ └── io_connectors.sch # 外设接口 ├── pcb/ │ ├── stackup.txt # 层叠结构说明 │ ├── layout_rules.txt # 布线规则 │ └── gerber/ # 输出文件 └── bom/ └── nrf52832_bom.csv # 物料清单这种拆分方式的好处是：改电源不用翻射频页，查天线不用在一堆网络标号里找。我一般会先打开power_supply.sch和rf_frontend.sch，因为这两块是 NRF52832 设计里最容易翻车的地方。电源没滤干净，射频性能直接打折；射频匹配没调好，通信距离腰斩。
2.2 电源与去耦：别小看那几颗电容
NRF52832 的电源引脚不少，VDD、VDD_nRF、DEC1、DEC2、DEC3、DEC4 各有各的去耦要求。开源工程里通常会把这几路分开画，方便你看到每颗电容的位置和容值。下面是一段典型的电源去耦原理图描述（用伪代码表示网络连接关系）：
# NRF52832 电源去耦网络（典型连接） VDD_nRF ---+--- 100nF --- GND | +--- 1uF --- GND | +--- 10uF --- GND DEC1 ---+--- 100nF --- GND # 内部稳压器输出 DEC2 ---+--- 100nF --- GND DEC3 ---+--- 100nF --- GND DEC4 ---+--- 100nF --- GND VDD ---+--- 100nF --- GND # 外部供电 | +--- 1uF --- GND逻辑说明：DEC1~DEC4 是芯片内部 DC/DC 和 LDO 的输出，必须就近放 100nF 电容，否则内部电源纹波会直接影响射频和 ADC 精度。VDD_nRF 是主供电，1uF 和 10uF 负责低频去耦，100nF 负责高频去耦。参数怎么改？如果板子空间紧张，10uF 可以换成 4.7uF，但 100nF 不能省，而且必须靠近引脚放。我见过有人把 DEC 电容放到板子另一面，结果蓝牙连接距离从 30 米掉到 5 米，查了半天才发现是去耦问题。
2.3 射频前端与天线：匹配网络不是随便摆的
NRF52832 的射频输出是差分信号，需要经过巴伦或分立 LC 网络转成单端，再接到天线。开源工程里常见两种方案：一种是集成巴伦（如 2450BM15A0002），一种是分立电感和电容搭的匹配网络。下面是一段分立匹配网络的参数示例：
# 差分转单端匹配网络（典型值，具体以实际调试为准） ANT1 --- L1(2.7nH) ---+--- C1(1.2pF) --- GND | +--- L2(3.9nH) ---+--- C2(1.8pF) --- GND | +--- ANT_PIN ANT2 --- L3(2.7nH) ---+--- C3(1.2pF) --- GND | +--- L4(3.9nH) ---+--- C4(1.8pF) --- GND逻辑说明：L1/L3 和 C1/C3 构成差分端的匹配，L2/L4 和 C2/C4 完成差分到单端的转换和阻抗匹配。这些值不是拍脑袋来的，需要用网络分析仪实测调试。但开源工程给了一个“能跑起来”的起点，你可以在它的基础上微调。注意：如果你换天线（比如从 PCB 天线换成陶瓷天线），匹配网络必须重新调，否则驻波比会很差。常见做法是留一个 π 型匹配位，方便后续用矢量网络分析仪调。
2.4 PCB 布局：射频走线、地平面和晶振
打开 PCB 文件后，重点看三个区域：射频走线、地平面完整性、晶振布局。射频走线要求 50 欧姆阻抗控制，通常用共面波导或微带线。开源工程里一般会标注走线宽度和参考层。晶振要靠近芯片，负载电容接地要短。下面是一段典型的 PCB 设计规则描述：
# PCB 层叠与射频走线规则（典型 4 层板） Layer 1: 信号层（射频走线、元件面） Layer 2: 完整地平面 Layer 3: 电源平面 Layer 4: 信号层（低速信号） 射频走线宽度: 0.25mm（对应 50 欧姆，FR4，介质厚度 0.2mm） 射频走线参考层: Layer 2 晶振到芯片距离: < 5mm 晶振负载电容接地过孔: 就近打，不要走长线逻辑说明：Layer 2 必须是完整地平面，不能有沟槽横穿射频走线下方，否则阻抗不连续。晶振是敏感器件，走线长了容易引入寄生电容，导致起振困难或频率偏移。我一般会在晶振周围铺地并打一圈过孔，形成局部屏蔽。如果你用 2 层板，射频性能会打折扣，但短距离通信也能凑合，前提是地平面尽量完整。
3. 从工程文件到实物：编译、导出与打样全流程
3.1 打开工程与检查依赖
这份开源工程通常用 KiCad、Altium Designer 或 Eagle 保存。如果你用的是 KiCad，直接打开.pro文件；如果是 Altium，打开.PrjPcb。打开后第一件事是检查库文件是否齐全。常见做法是工程里自带一个library文件夹，里面放了 NRF52832 的符号和封装。如果缺库，符号会显示成问号，封装会丢失。这时候不要慌，去芯片官网下载对应的符号和封装，或者用工程里自带的库重新关联。
# 以 KiCad 为例，检查工程文件完整性 ls NRF52832_RefDesign/ # 确认 .pro、.sch、.kicad_pcb 文件都在 # 如果缺少库文件，检查 sym-lib-table 和 fp-lib-table逻辑说明：KiCad 的库路径是相对路径，换电脑后容易找不到。如果打开后元件变成问号，在“首选项 -> 管理符号库”里重新指向工程自带的库文件夹。Altium 用户则检查“工程 -> 器件”里有没有报错。
3.2 导出 Gerber 与钻孔文件
确认原理图和 PCB 无误后，就可以导出 Gerber 去打样了。不同 EDA 工具导出方式不同，但核心是：导出各层铜箔、阻焊、丝印、钻孔文件。下面以 KiCad 命令行导出为例：
# KiCad 导出 Gerber（命令行方式） kicad-cli pcb export gerbers \ --output ./gerber/ \ --layers F.Cu,B.Cu,F.SilkS,B.SilkS,F.Mask,B.Mask,Edge.Cuts \ NRF52832_RefDesign.kicad_pcb # 导出钻孔文件 kicad-cli pcb export drill \ --output ./gerber/ \ --format excellon \ NRF52832_RefDesign.kicad_pcb逻辑说明：--layers指定要导出的层，至少要有铜层、阻焊层、丝印层和边框层。钻孔文件格式选 Excellon，这是板厂通用的。导出后建议用 Gerber 查看器（如 Gerbv）打开检查一遍，确认没有丢层、没有重叠。我一般会重点看阻焊层有没有盖住焊盘，丝印有没有压到焊盘上。
3.3 物料清单与采购
BOM 文件里通常包含位号、型号、封装、数量。NRF52832 本身是 QFN48 封装，焊接需要热风枪或回流焊。被动元件建议选 0402 或 0603 封装，0402 更省空间但手焊难度大。下面是一段 BOM 示例：
| 位号 | 型号 | 封装 | 数量 | 备注 |
|---|---|---|---|---|
| U1 | NRF52832-QFAA | QFN48 | 1 | 主控 |
| Y1 | 32MHz 晶振 | 3225 | 1 | 主晶振 |
| Y2 | 32.768kHz 晶振 | 3215 | 1 | 低速晶振 |
| C1-C10 | 100nF | 0402 | 10 | 去耦 |
| L1-L4 | 2.7nH/3.9nH | 0402 | 4 | 射频匹配 |
逻辑说明：NRF52832 有 QFAA 和 QFAB 等版本，主要区别是 Flash 和 RAM 大小，根据你的固件需求选。晶振负载电容要匹配晶振规格书，通常 32MHz 晶振配 12pF 左右，32.768kHz 配 7pF 左右。射频电感选高 Q 值的，比如村田的 LQW 系列，别用普通绕线电感。
3.4 焊接与上电测试
板子打回来后，先别急着上电。用万用表测一下电源和地有没有短路，确认无误后再上电。上电后先测电压：VDD 应该是 3.3V 或 1.8V（取决于你的供电设计），DEC1~DEC4 应该有稳定的电压。然后用 SWD 调试口连接仿真器，看能不能读到芯片 ID。如果读不到，检查 SWDIO 和 SWCLK 有没有接反，复位引脚有没有被拉低。
# 用 OpenOCD 连接 NRF52832 测试 openocd -f interface/cmsis-dap.cfg -f target/nrf52.cfg # 如果输出 "Info : nrf52.cpu: hardware has 6 breakpoints..." 说明连接成功逻辑说明：OpenOCD 是开源调试工具，配合 CMSIS-DAP 或 J-Link 使用。如果连接失败，先查硬件：SWDIO 和 SWCLK 是否接对，复位引脚是否悬空，电源是否稳定。软件层面检查 OpenOCD 配置文件是否选对目标芯片。
4. 避坑与排查：NRF52832 硬件设计里最容易翻车的几个点
4.1 现象：蓝牙连接距离短，信号时断时续
原因：射频匹配网络没调好，或者天线馈线阻抗不连续。常见情况是匹配元件值照抄参考设计，但 PCB 走线长度和介质厚度不同，导致实际阻抗偏离 50 欧姆。解决：用矢量网络分析仪测天线端口的回波损耗，调整匹配元件值。如果没有网分，至少保证射频走线短而直，参考层完整，天线周围净空。
4.2 现象：芯片发热严重，电流偏大
原因：DEC 引脚去耦电容缺失或容值不对，导致内部稳压器振荡。或者电源引脚接到了错误电压。解决：检查 DEC1~DEC4 是否都接了 100nF 电容，且靠近引脚。确认 VDD 电压在规格范围内（1.7V~3.6V）。如果用了 DC/DC 模式，检查电感是否接对。
4.3 现象：晶振不起振，芯片无法运行
原因：晶振负载电容不匹配，或者晶振走线太长引入寄生电容。解决：换用规格书推荐的负载电容值，缩短晶振到芯片的走线，晶振下方铺地并打屏蔽过孔。如果用的是 32.768kHz 晶振，注意它的驱动能力较弱，负载电容一般选 7pF 左右。
4.4 现象：SWD 调试口连不上
原因：SWDIO 和 SWCLK 接反，或者复位引脚被外部电路拉低。解决：对照芯片手册确认引脚编号，检查复位引脚是否有上拉电阻。如果用了低功耗模式，芯片可能进入了休眠，需要先唤醒再连接。
4.5 现象：PCB 打样回来发现丝印压焊盘
原因：导出 Gerber 时丝印层没有做裁剪，或者封装丝印画得太靠内。解决：在 EDA 工具里检查丝印与焊盘的间距，一般要求丝印离焊盘至少 0.15mm。导出前用 Gerber 查看器预览，确认丝印没有覆盖焊盘。
5. 二次开发与改造：从参考设计到自己的板子
拿到这份开源工程后，最直接的改造就是裁剪和替换。比如你不需要 32.768kHz 晶振，可以去掉；你需要额外的传感器接口，可以在 IO 连接器页加排针。但改之前有几个习惯我建议你养成。
第一，改原理图之前先复制一份工程，别在原文件上直接改。我吃过亏，改到一半发现改错了，想回退都回不去。第二，每次改完原理图，一定要同步更新 PCB，否则网络表对不上，布线会报错。第三，射频部分尽量别动，如果非要动，改完一定要重新调试匹配网络。第四，电源部分可以简化，但 DEC 电容一个都不能少。
如果你要换芯片型号，比如从 NRF52832 换成 NRF52840，引脚不完全兼容，电源和射频部分需要重新对照手册。但这份工程的布局思路、去耦策略、射频走线规则是可以复用的。我一般会把电源和射频部分做成一个“模板页”，下次画新板子直接复制过去，省得重新踩坑。
验证改造是否成功，最直接的方法就是打样回来测。先测电源电压，再测晶振起振，然后连 SWD 看能不能读到芯片 ID，最后烧录一个简单的蓝牙广播固件，用手机搜一下能不能搜到。如果这四步都过了，说明硬件基本没问题。剩下的就是射频性能调试，那需要网分和暗室，一般小团队没有条件，但至少保证通信距离在预期范围内。
从那以后我每次改射频部分，都强制走一遍“网分测回波损耗 -> 调整匹配 -> 再测”的流程，不敢凭感觉换元件。希望这份开源工程能帮你少走点弯路，把更多时间花在固件和产品逻辑上。
本文还有配套的精品资源，点击获取
