51单片机正弦波发生器设计：查表法、R-2R网络与DDS调频避坑指南

简介：这是一份面向电子工程初学者与51单片机爱好者的实践资源，围绕基于51单片机的正弦波发生器设计，完整呈现从硬件电路到软件算法的实现路径。压缩包仅约168KB，属于小而精的入门项目，内容涵盖系统总体方案、仿真电路图以及可运行的源程序代码，便于读者在实际环境中对照验证。已有337人学习下载，适合正在学习数字信号处理、D/A转换原理或单片机C语言编程的读者参考。通过研读该方案，可以了解正弦波数字化生成的两种典型方法——查表法与PWM脉宽调制，掌握51单片机如何通过查表输出离散点或调节占空比来拟合正弦信号，同时熟悉Keil、Proteus等常用工具的基本操作。资源虽小，但包含完整的硬件设计与软件编程闭环，能够帮助初学者从零构建一个可复用的波形发生器模块，为后续学习通信系统、信号测试等应用打下基础。

1. 正弦波发生器离“能用”只差三个细节

基于51单片机的正弦波发生器设计，听上去是课设里的标准题，但真把这板子插上示波器，你大概率看到的是梯形波、削顶波或者频率对不上的怪信号——能把频率可调、波形平滑、实测不削波这三件事同时做出来的资料，网上其实很少。这个资源走的是通用51平台，用查表法把正弦波“算”出来再转成模拟量，核心在定时器中断的时序与输出级电路。适合电子类专业做课程设计的人，也适合想用最低成本搭一台简单信号源的嵌入式入门者。先说结论：51做正弦波发生器不是不行，是方案没选对；一旦选对，性能并不会差到哪里去。

2. 把正弦波从51里放出来：DAC查表与PWM滤波怎么选

2.1 查表法为什么是51上的主流做法

我拆过好几份工程，发现很多人第一反应是用PWM滤波生成正弦波，图它便宜，只占一个IO口。但对51平台来说，查表法才是最容易把波形做干净的路线。原因是51的定时器资源有限，查表法只需在定时中断里做一次查表和一次端口赋值，而PWM法要么靠软件翻转引脚、要么依赖芯片自带的硬件PWM模块——很多老型号51根本没有硬件PWM，软件翻转又占CPU，占空比更新稍不一致，输出波形就带着毛刺。

查表法的原理一句话能讲完：把正弦函数一个周期离散成N个点，提前算好每个点对应的电压数字量，存到程序ROM里；运行时不算正弦值，只按顺序取表、写DAC。中断每次触发，查一次表，写一次IO口，周而复始。关键在于两点：表做多长，中断频率设多少。这两者要一起算，而不是拍脑袋取256点。

PWM滤波法不是不能做，而是51本身就慢，软件PWM的频率上不去，滤波后波形容易带明显波动。查表法虽然占8个IO，但数据更新直接、时序可控，调试时用示波器看，问题出在哪能一眼定位。所以我的习惯是：除非目标平台带硬件PWM，否则优先查表法。

2.2 采样点数与定时器初值：这个计算决定能不能调到目标频率

查表法里最容易翻车的，是对采样点数N的取值。很多人觉得N越大波形越精细，于是直接上256点，结果定时器中断频率高到51根本处理不过来，波形反而一团糟。51在12MHz晶振下机器周期是1us，一次中断响应加服务大约需要15~20个机器周期，也就是15~20us，算下来中断频率被卡在50~70kHz以下。所以每周期采样点数和输出频率必须一起算：

中断频率 = 输出频率 × 每周期采样点数

假设输出1kHz、取64点，中断频率就是64kHz，已经逼近51的极限；取32点，中断频率32kHz，比较稳妥。因此资源里默认用32或64点的表，而不是炫耀式地放个256点表。

定时器初值的计算方法如下。若用T0工作在16位定时器方式，晶振12MHz，机器周期1us：

定时时间T_us = (65536 - 初值) × 1us
输出频率f = 1 / (T_us × 采样点数)

反向推算：目标1kHz、采样点数32，则T_us = 1 / (1000 × 32) = 31.25us，初值 ≈ 65536 - 31.25 ≈ 65505。取整后实际频率略有偏差，这是正常的，可以用示波器实测后做软件标定，下面避坑章节会细说。

正弦表本身不需要手算，用Python生成最省事。下面这段脚本生成128点的表，幅值和偏置都留了余量：

import numpy as np samples = 128 # 每周期采样点数 amplitude = 120 # 半幅值，留8个LSB余量避免削顶 offset = 128 # 直流偏置，让输出落在0~255 table = (amplitude * np.sin(2 * np.pi * np.arange(samples) / samples) + offset).astype(int) table = np.clip(table, 0, 255) print('{ ' + ', '.join(f'0x{v:02X}' for v in table) + ' }')

这里amplitude取120而不是128，是为了给8位DAC留出一点余地。实际电路中运放或电阻网络会有零点偏移，表里顶到255或压到0，输出波形就会削顶。offset取128，使输出波形的中点对应满量程的一半，后级做隔直或偏置都好处理。

3. 硬件与电路参数：从P0口到运放输出端的关键设计

3.1 R-2R电阻网络：8个IO口如何变成8位DAC

51本身不带DAC，普通课设又不会去买专用DAC芯片，最常见的做法是用R-2R电阻网络加运放搭一个8位DAC。R-2R网络只需要两种阻值的电阻：R和2R。习惯上取R=10k、2R=20k，这个阻值对51的IO口驱动能力很友好，既不至于灌电流太大，也不会因为阻值过高而让输出端抗噪变差。

为啥不用加权电阻网络？权电阻方案虽然电阻数量更少，但需要从R、2R、4R一直到128R，阻值跨度太大，普通电阻精度根本保证不了输出线性度。R-2R网络里所有节点看到的等效阻抗一致，输出公式是：

Vout = VREF × (DAC_value / 256)

其中DAC_value是写入P0口的8位数字量，VREF是参考电压。如果直接接5V，那么数字量0对应0V，255对应约5V，输出的正弦波会叠加一个约2.5V的直流偏置。这个偏置后级要处理，不然进运放直接削波。

这里有个选型细节值得强调：

常见坑是图省事买5%精度的普通电阻。R-2R网络对电阻绝对精度并不敏感，但对R和2R之间的比值精度很敏感，比值偏差0.5%，输出就可能出现肉眼可见的台阶非线性，波形边缘像被狗啃过。我一般直接选E96系列1%电阻，价格差不了几毛钱，省掉大量排查时间。

3.2 输出级滤波与偏置：把阶梯信号拉成光滑正弦

查表法输出的原始信号是零阶保持的阶梯波，频谱上除了基波，还带着采样频率及其谐波。所以输出级必须加低通滤波器，否则即使32点或64点采样，示波器上看到的仍是台阶明显的“类正弦”。

滤波器的截止频率怎么选？太低会把基波一起衰减，太高滤不掉采样毛刺。实践经验是取最高输出频率的1.5~2倍。比如项目要求最高输出2kHz，截止频率就取3~4kHz。资源里给了一组可以直接用的二阶RC参数：

注意：这里没有用有源滤波，是因为51输出端的驱动能力够直接带RC负载；加了有源滤波反而要重新考虑运放的压摆率和输出摆幅。低频场景RC足够，不值得引入额外复杂度。

单电源运放是另一个高频翻车点。很多板子用单5V供电，运放输出摆幅接近地轨时直接削波，负半周被切平。解决办法有两种：一是把DAC输出的偏置点抬到2.5V，让正弦波在0~5V范围内完整摆动，后级再接隔直电容把直流去掉；二是直接用双电源运放。对课设场景，我倾向方案一，因为单电源随处可得，加个10uF+100nF的隔直电容就能把直流偏置滤掉，成本极低。

4. 软件实现：中断时序与相位连续调频

4.1 生成并固化正弦表：code关键字与RAM边界

51内部RAM只有128字节，Keil C51默认变量都放内部RAM，一个128点的unsigned char表就占掉全部RAM，程序就没法跑。所以正弦表必须放到程序存储区，用code关键字修饰。这是初学者最容易忽略的一点，直接导致编译通过但运行时莫名其妙重启或数据错乱。

// 正弦表：32点，幅值120，偏置128，存于程序ROM unsigned char code sin_table[32] = { 0x80, 0x97, 0xAD, 0xC2, 0xD5, 0xE5, 0xF2, 0xFB, 0xFF, 0xFE, 0xF6, 0xE9, 0xD8, 0xC4, 0xAE, 0x97, 0x80, 0x69, 0x53, 0x3E, 0x2B, 0x1B, 0x0E, 0x05, 0x01, 0x02, 0x0A, 0x17, 0x28, 0x3C, 0x52, 0x69 };

这段表数据看着乱，其实是脚本算好之后直接拷贝进来的。前16点是正半周波形，峰顶在0xFF附近，后16点是负半周，谷底在0x01附近，边界留了余量所以没有完全到0x00。这个表在设计上已经含了128的偏置，配合5V参考的R-2R网络，输出波形就在0~5V之间摆动。

表长为什么用32而不用256？回到2.2节算过的那笔账：如果把表加到256点、输出1kHz，中断频率要256kHz，12MHz的51连中断响应都忙不过来。32点配1kHz，中断频率32kHz，51跑起来还有余量。采样点少的部分，靠3.2节的RC滤波把台阶抹平，实际波形肉眼看不出明显阶梯。

4.2 定时器T0中断驱动：先重装再输出的顺序问题

正弦波发生器的核心代码其实很少，只要维护一个索引，中断里查表、赋值、重装定时器。下面这段是T0中断服务的完整实现：

#define SAMPLE_POINTS 32 #define T0_RELOAD 0xFD21 // 由目标频率与采样点数反推，12MHz晶振 volatile unsigned char idx = 0; void timer0_isr(void) interrupt 1 { TL0 = 0x21; // 先重装低位 TH0 = 0xFD; // 再重装高位 P0 = sin_table[idx]; // 当前采样点送出到DAC idx = (idx + 1) % SAMPLE_POINTS; }

这里有个顺序问题值得展开讲：为什么先重装定时器初值，再输出波形数据？51的中断响应本身要2~4个机器周期，如果先赋值P0再重装定时器，第一次和第二次中断之间的延时就不固定，输出波形的每个台阶宽度会有抖动。先重装能让定时器立刻按新初值开始跑，中断服务后半段花多少时间只影响下一次触发后的响应早晚，不影响间隔的一致性。这是我调波形时被示波器上的抖动“教育”出来的习惯。

初始化部分没什么特别的，T0工作在16位定时器模式，开中断启动即可：

void timer0_init(void) { TMOD = 0x01; // T0，16位定时器模式 TH0 = 0xFD; // 设置初值高8位 TL0 = 0x21; // 设置初值低8位 ET0 = 1; // 开T0中断 EA = 1; // 开总中断 TR0 = 1; // 启动T0 }

T0_RELOAD的取值不是随便写的，它决定了输出频率。计算方法在2.2节给过，假设要输出1kHz、32点采样，定时时间就是31.25us，12MHz晶振下机器周期1us，初值=65536-31≈65505，十六进制就是0xFFE1。但实际测试时这个值往往要微调，因为中断响应和重装指令本身会吃掉几个机器周期，抵消掉一部分定时时间。

主循环要做的只有按键扫描和显示更新，绝对不能放延时函数或耗时计算。中断服务只管查表和赋值这两件事，其他一切让主循环干。这个职责划分一旦模糊，波形就会出现间歇性抖动。

4.3 频率切换与相位连续：用累加器代替硬改初值

直接改定时器初值实现频率切换，是最简单的做法，但有个很明显的毛病：切换瞬间波形相位会跳变。因为改初值时，索引idx还在旧位置上，新频率对应的采样间隔突然变了，输出波形会在切换点打一个结，听起来就是扬声器“咔”一声。

要解决相位连续问题，工程上常用DDS的思路：中断频率固定不变，用相位累加器替代idx计数器。每次中断让相位累加器加上一个固定的步长，查表时取累加器的高位作为索引。改变输出频率只要改步长，波形相位天然连续。

#define PHASE_BITS 16 // 相位累加器宽度 #define PHASE_MASK 0x7F00 // 取高8位作为256点表的索引（表长256时用） volatile unsigned int phase_acc = 0; unsigned int phase_step = 0x199A; // 对应1kHz输出，需按实测修正 void timer0_isr(void) interrupt 1 { TL0 = 0x21; TH0 = 0xFD; P0 = sin_table[(phase_acc >> 8) & 0x7F]; // 查表 phase_acc += phase_step; // 相位累加 }

这里表长需要是256点才能配合8位索引，与4.1节32点表不同，实际工程里要单独准备一张256点的表。相位累加器是16位，每次中断加一个phase_step，溢出后自然回卷。输出频率与phase_step的关系是：

输出频率 = 中断频率 × phase_step / 65536

中断频率固定，phase_step改变，输出频率就线性变化。1kHz输出、中断频率64kHz时，phase_step = 1000 × 65536 / 64000 ≈ 1024，十六进制0x0400。示例代码里写的0x199A对应的是中断约16kHz时的值，实际用示波器校准后再固化。这方案唯一的代价是每次中断多一次16位加法和一次移位，对51来说开销可接受，换来的是调频过程无跳变，值得。

5. 避坑手册：实测中最常见的五个波形翻车现场

5.1 阶梯波严重，像数码管显示的正弦

现象：输出的波形有明显的台阶，一个台阶跳变一个固定电压，整个波形看起来像是用折线画的，滤波电容加了也没什么改善。

原因：R-2R网络使用了5%精度的普通电阻，R和2R的比值偏差超过1%，导致DAC的非线性误差（DNL）恶化；另一个常见原因是P0口的8根线不是同一时刻翻转的，IO输出有先后，叠加在波形上就是毛刺。

解决：把电阻全部换成E96系列1%精度，R和2R同批次采购。如果波形依然有毛刺，在P0口和电阻网络之间加一片74HC573锁存器，用一根锁存信号让8位数据同时生效，整体波形会干净一大截。

5.2 实测频率系统性偏低

现象：用示波器测输出频率，设1kHz实测只有960Hz附近，换几块板子都一样，误差方向固定。

原因：定时器初值计算时没考虑中断响应的机器周期。51进中断需要2~4个机器周期，中断服务里的重装指令也要几个周期，这几微秒的延迟被算进了定时时长，导致实际定时周期比理论值长。

解决：用示波器实测频率后，做一个软件标定系数。比如设1kHz实测0.96kHz，就把初值减小约4%，再测一次，误差收敛到1%以内。嫌麻烦可以直接在程序里预置一组经过实测修正的初值表，按按键档位查询，避免每次现场调。

5.3 负半周被削平

现象：输出波形上半周正常，下半周从某个电平开始被压平，看起来像方波和正弦波的混合体。

原因：运放用单电源供电，输出摆幅受限于地轨。DAC输出的正弦本来就叠加了2.5V偏置，经过运放放大后，负半周一旦接近0V就被削掉了。

解决：把运放换成双电源供电，或者按3.2节说的，保留直流偏置，让完整波形落在0~5V范围内，输出端加隔直电容去掉直流分量。注意隔直电容和负载电阻会组成高通滤波器，截止频率要低于最低输出频率，一般用10uF配10k负载，截止约1.6Hz，足够低。

5.4 PWM滤波方案波形粗糙且有高频噪声

现象：用PWM加RC滤波的板子，示波器上能看到波形表面有一层细碎的噪声，频率明显高于输出信号，扬声器还能听到“嘶嘶”声。

原因：软件PWM的分辨率不够，占空比的更新颗粒度大，量化噪声直接体现在波形上；滤波器的截止频率又设得太高，没能把PWM基频及其谐波压下去。

解决：如果CPU资源允许，把PWM周期拉长、提高占空比分辨率；滤波器用二阶RC或Sallen-Key结构，截止频率压到最高输出频率的2倍以下。这个方案能救回来，但调试成本比查表法高不少，所以我一般不建议在51上搞PWM正弦。

5.5 中断里做太多事，波形抖动没有规律

现象：波形整体形状没问题，但边缘在示波器上发毛，亮度不均，时基调大后能看到波形左右轻微晃动。

原因：中断服务函数里写了乘除法、调用了延时函数或比较长的处理逻辑。中断还没执行完，下一次中断请求已经来了，定时器重装间隔被拉长，每个采样点的输出时刻不固定。

解决：中断服务只保留查表、赋值、相位累加这三条核心操作。按键扫描、显示刷新、频率计算全部挪到主循环。这是51资源受限下的铁律：中断里能少一行指令就少一行，别心疼那点寄存器。

6. 进阶验证与技巧：把波形从能看变成能测

波形在示波器上看着光滑，不等于指标合格。我习惯在输出端测完波形后，再做两件事：一是用示波器的FFT功能看谐波分布，二是把输出接到音频分析类软件里做一次THD估算。FFT里最刺眼的一般是采样频率附近的谐波簇，如果这些分量和基波相差不到40dB，说明RC滤波还有提升空间，可以把截止频率再压一点，或者增加RC级数。

幅度调节是另一个常被忽略的需求。R-2R网络加运放的输出幅度是固定的，实际使用时常要衰减。最简单的办法是在运放输出端串一个10k电位器，中心抽头做输出，但要注意后级负载阻抗不能低于10k，否则分压关系会被拉偏。更好的做法是把电位器放进运放的反馈回路里，做成可调增益放大器，这样输出阻抗低，驱动能力更稳。

如果你希望这台发生器能扫频，DDS方案的便利就体现出来了。让phase_step在主循环里按一定间隔递增或递减，输出频率就会连续变化，而且全程相位连续。我拿这个功能做过一次扬声器频响粗测，效果意外地好。具体做法是每次主循环更新phase_step后等待一段时间，让输出频率稳定后再记录幅度，循环一轮就能画出粗略的频响曲线。

还有一个小技巧：调试时把定时器初值或phase_step做成全局变量，通过串口或按键调整，而不是每次改代码重新烧录。这样在示波器上找最佳参数的速度会快很多，调完再把标定好的值固化进代码。

从那以后我每次做波形发生器，都会先测一遍最高频率满载下的THD，再谈其他指标，这习惯帮我挡掉过好几次返工。这个资源包里已经有现成的正弦表生成脚本、Keil工程和电路原理图，拿到手先按5.1和5.3两条检查一遍硬件，再烧程序，基本一次能点亮。希望帮到你。

本文还有配套的精品资源，点击获取