去年年中，我被拉去救一个车载充电项目的火：样机效率、温升、EMC预扫全过了，唯独动态响应评不过，满载切轻载的时候输出电压能冲出两伏多，最后靠着过压保护硬拉回来。接手之后查了一周，最终把矛头指向电流内环——准确说，是一版只看仿真、没把数字延迟和采样链路算进环路的“理想化设计”。
那之后我重新做了一版 LLC 电流环设计，也就是项目标题里的 V2。这版没有再追求“看起来很美”的 10kHz 穿越带宽，而是先把采样、延迟、离散化这些物理限制摸透，再反推补偿参数。这篇文章就把 V2 的完整设计链路、踩坑过程、调试方法和实测数据整理出来，给正在做 LLC 数字电源、或者准备从电压单环往电流内环改造的同行一个可参考的路线。文章里的数值和波形取自一个 3kW 左右的原边全桥 LLC 平台，方案本身可移植到半桥、全桥、不同功率等级，思路共通。
1. LLC 电流内环为什么是块硬骨头
1.1 调频控制的固有特性
只要接触过 LLC，都知道它走的是 PFM（脉冲频率调制），控制量是开关频率，不是占空比。这个“控制量”本身就比 Buck、Boost 麻烦：Buck 的占空比到输出电压，可以近似成一个线性增益加一个低频极点，相位在几十 kHz 以内都很好管；LLC 的频率到输出增益，要经过谐振腔的幅频特性，而谐振腔的传递函数在不同负载、不同输入电压下变化很大。
更难受的一点是，LLC 的增益曲线在谐振频率附近是最平缓的，也就是说你在这里调频率，输出电压变化并不明显。这一区域的控制增益本来就低，想让环路带宽做高，就得靠补偿器往上拉增益，但拉增益的同时噪声也进来了，相位也会更快恶化。所以 LLC 的环路天生不像 Buck 那样“给个 PID 就能转”，必须对模型有精确认知。
在 V1 里我踩过的第一个坑，就是拿 Buck 的思维套 LLC——直接按固定频率点设计比例积分参数，没把增益随负载移动这件事实考虑进去。结果满载跑得好好的，半载一测相位裕量剩 20 度不到，轻载直接啸叫。
1.2 电流环真正管的三件事
做过车载充电或者服务器电源的同行都知道，LLC 不能只靠电压外环，否则动态响应和限流保护都有问题。电流内环在这个拓扑里主要干三件事：
第一件事是限流与保护。LLC 的原边电流和谐振电流在异常状态下会剧烈变化，比如输出短路、谐振腔失谐、启动瞬间，如果没有一个快速电流环去做逐波限流，功率管和整流二极管会在几个开关周期内报销。V1 当时就是只靠电压环去间接限制电流，短路测试把样机炸了一回，教训非常直接。
第二件事是提升动态响应。LLC 的电压环带宽一般只能做到 3kHz 以下，遇到负载突变，输出电压恢复时间会比较长。引入电流内环后，电源对外呈现“受控电流源”特性，负载电流突变可以先由内环快速响应，电压外环只需要处理稳态误差和慢变分量，动态指标会好很多。
第三件事是并联均流。多个 LLC 模块并联时，电流环可以做外特性下垂，也可以做主动均流。没有内环的情况下，模块之间的电流分配完全靠硬件匹配，一致性很难保证。这也是 V2 一开始就把电流内环做进去的原因之一，后续扩展并联功能不需要推翻控制架构。
所以说，电流环在 LLC 里不是一个“锦上添花”的东西，而是一个承载保护、动态和均流的底层骨架。V2 的整个设计，都是在围绕这三件事重构环路。
2. 从 V1 翻车现场倒推出的设计约束
2.1 采样滤波器把带宽吃掉了
V1 的电流采样用的是电流互感器加串联电阻，后端接了一个 RC 低通进 ADC。当时想着谐振腔电流是正弦波，纹波不大，就把 RC 截止频率放在 20kHz 左右，想滤掉一点高频毛刺。结果补偿器设计完一跑，穿越频率只能推到 4kHz 左右，再往上就会震荡。
原因很简单：20kHz 的 RC 低通在 4kHz 处已经有接近 12 度的相位滞后，在 10kHz 处接近 30 度。而数字控制本身还有一拍滞后，两者叠加，相位裕量被吃掉一大块。我之前设计补偿器时完全没把采样滤波器的相位算进去，仿真里看着有 60 度裕量，实测只剩 30 度不到。
这个坑的教训是：采样滤波器不是“采样电路”的问题，而是“环路传递函数的一部分”。你的采样带宽、滤波阶数、ADC 转换时间，全部会进到环路总相位里。V2 的做法是把采样链路的幅频相频特性测出来，直接并进环路模型去算补偿器，不再单独“凭感觉滤波”。
2.2 数字延迟让相位裕量悄悄消失
数字控制的延迟是一个经常被低估的东西。以常见的 DSP 控制流程为例：PWM 中断触发 ADC 采样、转换结果读取、执行补偿计算、更新 PWM 比较寄存器，整个过程通常至少占用一个 PWM 周期，也就是“滞后一拍”。在 100kHz 开关频率下，一拍就是 10 微秒，换算成相位滞后是 0.36 度每赫兹。听起来不多，但到了 10kHz 穿越频率时，滞后已经达到 36 度。
更隐蔽的是，不同芯片、不同中断优先级下，这一拍延迟未必是固定的。如果 ADC 采样时刻和 PWM 更新时刻发生抖动，环路的等效延迟就会变化，相位裕量也在波动。V1 当时没做延迟补偿，也没做固定采样时序，实测环路一测，相位曲线在 5kHz 之后像被一只无形的手往下拽，怎么调补偿器都拉不回来。
V2 里我把这个延迟建模为一个 e^(-sTd) 环节，Td 取 1.5 个开关周期（ADC 转换加一拍计算加 PWM 更新余量），并且在补偿器里专门做了相位超前校准。设计目标从“仿真里 60 度裕量”变成“实测至少 50 度裕量”，就是靠把延迟余量提前算进模型。
2.3 轻载工况下的环路失控
V1 还有一个尤其头疼的问题：轻载时 LLC 的开关频率会被推到最高值，而谐振腔增益在远离谐振点时急剧下降。此时如果还是按满载参数跑电压环加电流环，环路增益不够，输出电压会出现低频振荡，甚至伴随明显的啸叫。我一度以为是硬件电感饱和，后来用近场探头一测，才发现是环路在轻载区域发生了零极点漂移。
LLC 的小信号模型不是一成不变的。负载电阻变化时，谐振腔的阻尼比和等效极点位置都会移动。轻载时等效 Q 值很低，原边电流很小，如果电流采样的分辨率不够，内环在这些点相当于“睁眼瞎”，自然稳不住。
V2 的应对策略是分工作区管理：满载重载走正常电流环模式，轻载进入降频限压模式，环路带宽适当下调，并在软件里加了电流采样量程自动切换。这些策略不是调参调出来的，而是设计之初就写进控制架构的。
3. 采样链路的重建：精度、带宽与噪声的取舍
3.1 原边还是副边采样
做 LLC 电流环，第一个要决策的问题是电流从哪取。V1 用的是原边电流互感器，V2 保留了原边 CT，但增加了一条辅助采样通道用于副边电流观测。两条通道的分工完全不一样。
原边 CT 采样谐振腔电流，优点是隔离简单、带宽高，能真实反映谐振波形，适合做逐波限流；缺点是小电流精度差，轻载时输出接近满量程的 1% 或更低，分辨率不够用。副边采样电阻加隔离运放，优点是精度高、能直接对应输出负载电流，缺点是存在损耗，且高频隔离运放不便宜。
两种方案不是替代关系，而是互补关系。V2 的架构是：原边 CT 通道负责快速保护和电流内环主反馈，副边隔离放大通道负责均流和轻载小电流测量。主电流环从原边取信息，因为它的延迟最小、带宽最大；均流环从副边取信息，因为均流本来就是看输出电流。
3.2 抗混叠、同步采样与偏置电路设计
采样链路设计里最容易翻车的，是抗混叠和同步采样。LLC 原边电流是正弦波叠加开关纹波，开关纹波频率和电流环关心的频段差了很远，理论上低通滤波可以滤掉，但 RC 滤波器的相位滞后又会影响环路。V2 的做法是：用截止频率为开关频率两到三倍的二阶滤波器做抗混叠，同时把 ADC 采样时刻精确放在开关管导通区间中间。
同步采样的逻辑很简单：既然知道 PWM 的相位，就每次都在谐振电流接近峰值或谷值的位置采样，这种采样方式对开关纹波不敏感，抗混叠滤波器就不需要压得太低，相位损失就小了。实测下来，同样的 RC 参数下，同步采样比随机采样的噪声底低了大约 8dB，相位裕量损失减少 5 度以上。
偏置电路方面，原边电流是双极性的，所以 ADC 前级需要把双极性信号抬高到单极性范围。V2 用的方案是：运放差分输入做电流到电压转换，再经过一个精密基准源做电平抬升，最后进 ADC。这里有个经验：电平抬升基准源的噪声会直接混进电流采样，必须用低噪声基准，不能用普通的 LDO 供电轨直接分压，否则你会发现环路增益稍微一高，输出端就出现低频噪声。
做采样链路时，我后来总结出一句话：采样不是“把信号接进 ADC”，而是“把信号无偏差地送进环路”。任何一级滤波、任何一级放大，都必须核算幅频响应和相位延迟，否则最后补偿参数一定会被这些“隐形环节”拖下水。
4. 小信号建模与补偿参数整定的完整链路
4.1 用扩展描述函数搭出控制到输出的模型
LLC 是一个非线性谐振系统，不能直接套 Buck 的平均模型。V2 采用扩展描述函数（Extended Describing Function, EDF）方法做小信号建模，把谐振腔里的基波分量提取出来，近似成一个等效线性电路。具体推导过程很多论文都有，这里不展开，只讲工程上最关键的几个结论。
控制量开关频率 fs 到原边谐振电流的小信号传递函数，可以近似为一个带谐振峰的二阶环节串联一个高频惯性环节。谐振峰的位置和高度取决于负载，满载时 Q 值高、峰值明显，轻载时峰值变矮甚至消失。这个特性直接导致了第二章里讲的轻载失控问题。
我在 V2 里没有手工推导完整模型，而是先用手算粗略模型，再结合仿真扫频和实测扫频去拟合参数。具体的做法是：用 LTspice 搭一个 LLC 时域仿真，在不同负载下扫描开关频率，记录谐振电流幅值和相位，然后导入 MATLAB 用 EDF 公式做拟合。这样得到的模型既保留了解析式的物理意义，又有仿真数据的真实性。
控制到输出的传递函数有一个很重要的工程特征：在谐振频率附近，电流对频率变化的增益比较低，而且相位变化比较剧烈。这意味着穿越频率不能选太高，否则相位裕量很难保证。
4.2 补偿器结构与参数的一次成型方法
V2 的补偿器用了典型的 II 型补偿结构：一个比例积分项加一个高频极点。传递函数写成：
Gc(s) = Kp * (1 + 1/(sTz)) / (1 + sTp)
其中 Tz 是积分零点，Tp 是高频极点。工程整定步骤如下：
第一步，确定穿越频率 fc。经验做法是取最低开关频率的 1/10 到 1/5。比如 V2 平台最低开关频率约 80kHz，那么 fc 取 5kHz 以上比较吃力，最终定在 4kHz，留足裕量。
第二步，在 fc 处读取被控对象的增益和相位。从拟合模型里得出来，4kHz 处原边电流对频率的增益大概是 12dB，相位滞后约 40 度。
第三步，设计补偿器。把零点 Tz 放在穿越频率的 1/3 到 1/5，也就是 1kHz 左右，用于提高低频增益、消除稳态误差。高频极点 Tp 放在 20kHz，用来压制开关噪声。然后根据 fc 处的增益，算出 Kp，使开环增益在 fc 处等于 1。
第四步，加入数字延迟的影响，重新检查相位裕量。如果实测相位在 fc 处比模型多滞后 15 度，就要求在模型设计时把裕量目标定在 60 度以上，实测才能守住 45 度。
4.3 一个数值算例：目标穿越频率下的参数计算
为了让参数更具体，我举个例子。假设被控对象在 4kHz 处的增益是 -8dB，相位是 -50 度。补偿器零点放在 1kHz，则零点在 4kHz 处贡献约 +15 度相位；高频极点放在 20kHz，在 4kHz 处贡献约 -11 度相位。补偿器的积分环节在 4kHz 处贡献约 -90 度相位。
总相位：被控对象 -50 + 补偿器 (15 - 11 - 90) = -136 度，距离 -180 度还有 44 度裕量，这还不够理想。把零点移到 800Hz，相位贡献变成 +19 度，总相位裕量就变成 48 度左右。然后算增益：需要让总开环增益在 4kHz 等于 0dB。被控对象 -8dB，补偿器积分环节在 4kHz 是 20log(4k/1k)=12dB，零点贡献约 3dB，高频极点约 -1dB，加起来是 6dB。为了到 0dB，Kp 需要约 -6dB，也就是 0.5。
这个算例再配合第 5 章的离散化和延迟补偿，最后实测相位裕量在 45 到 50 度之间，和设计目标一致。所以我觉得，LLC 电流环的参数不必依赖“现场盲调”，只要建模链路正确，初值可以一次给到八九不离十。
5. 在数字控制器里真正落地的几个细节
5.1 离散化与固定延迟一拍的处理
补偿器建好之后要离散化。V2 用的 Tustin 变换（双线性变换）加预畸变，这样可以保证在穿越频率附近，连续域的相位和增益得到匹配。预畸变频率就设在 fc=4kHz。如果直接用普通 Z 变换，高频会被压得太狠，穿越频率附近会有几度的误差，对 LLC 这种相位预算本来就不宽裕的场景来说，不值得省这一步。
离散化之后是延迟问题。我在前面提过，V2 把数字延迟建模成 1.5 个开关周期。为了不让这个延迟在环路里“漂移”，我在软件里固定了控制时序：PWM 中断发生在载波峰值，立即触发 ADC 采样，采样转换结束进入补偿计算，计算结果在下一个周期的载波谷值更新 PWM 比较寄存器。这样整个延迟固定在 1.5 个周期，不会因为中断优先级被打断而变化。
针对固定延迟，我在补偿器后面加了一个一阶相位超前校正，抵消一部分数字延迟带来的相位滞后。这个超前补偿只在 fc 附近起作用，其他频段不干扰。调试完以后，实测 fc 处的总相位损失从 38 度降到了 24 度左右，效果非常明显。
5.2 逐波限流、两级过流保护与均流预留
数字电流环除了稳态控制，还要承担保护职责。V2 里做了两级保护：第一级是逐波限流，在每个开关周期内比较原边电流峰值与限流阈值，如果超限，在当前周期内就封锁驱动信号，下一周期恢复正常。这一级完全是硬件比较器加 DSP 的快速中断完成的，延迟在微秒级，不依赖主控制环。
第二级是软件平均值保护，用滑动窗口对原边电流做 RMS 计算，超过阈值后进入降功率或关机流程。这两个保护分别对应硬故障和软过载，不会互相干扰。
均流的预留是这样做的：副边采样通道经过隔离运放，把输出电流信号送进 ADC，在软件里计算模块输出电流平均值，然后通过一个慢速外环微调该模块的频率给定。由于内环已经是一个电流环，外环只需要做很慢的比例积分校正，均流的动态不会影响内环的稳定性。调试并联的时候，这个架构让我省了不少时间，两台样机直接并联，均流精度做到了 5% 以内。
6. 实测验证不能只做“贴着仿真走”
6.1 环路分析的正确接法与扫频结果解读
V2 做完之后，我花了整整两天做环路实测。方法是用环路分析仪（或者带扫频功能的数字示波器加信号源）在补偿器输出和 PWM 给定之间注入小信号扰动，扫频范围从 10Hz 到 20kHz，测开环 Bode 图。
要注意注入位置的选择。注入信号必须从一个低阻抗点进、高阻抗点出，避免扰动源被电路阻抗影响。我在电流环的数字求和点处注入，相当于把一个小信号叠加到电流给定上。如果直接在线性电源的采样电阻上注，很容易因为共模干扰导致结果失真。
实测扫频结果和模型的误差主要在 4kHz 之后的相位：实测相位比模型额外滞后了大概 10 到 15 度。原因不复杂，一是离散化误差，二是抗混叠滤波器在高频段的相位还没完全去掉，三是我用的注入变压器在高频段也有寄生相移。处理方式是：承认这些误差，不追求模型完全贴合，而是把穿越频率从 4kHz 降到了 3.5kHz，给测量误差留出余量。
再补一句：实测 Bode 图里如果看到 1kHz 以下有往上翘的峰，多半是电流采样偏置电路的低频噪声被环路增益放大了；如果看到开关频率附近有毛刺，那是采样混叠。这两类问题都不是调参数能解决的，要回头改硬件。
6.2 边界工况回归清单
V2 进入回归测试时，我给自己列了一个清单，每一项都对应着前面某个设计约束：
- 满载到 10% 轻载的负载突变，输出电压过冲小于 5%，恢复时间小于 1ms；
- 输出短路，逐波限流必须在一个开关周期内动作，且不能损坏功率器件；
- 半载时加入 200Hz 到 20kHz 的连续负载扰动，输出无明显音频噪声；
- 两台样机并联，20% 到 100% 负载范围内均流误差小于 8%；
- 输入电压从低压到高压全范围扫描，电流环穿越频率不低于 3kHz，相位裕量不低于 40 度；
- 轻载和空载工况下，环路不能出现低频振荡，电流采样量程切换时不能有跳变。
其中最后一项是我特别想提醒的：量程切换做不好，会在切换瞬间给环路注入一个阶跃扰动，输出会出现一个很难看的毛刺。V2 的做法是做了滞回切换，并且切换时保持补偿器输出不变，等环路的积分状态重新收敛后再放开。这个细节不写到代码里，光靠仿真看不出来，但实测条件一上，就能看出差距。
7. 经验沉淀：迭代设计中真正起作用的几件事
做完 V2，我最大的体会是：LLC 电流环设计的关键不在某一环，而在于把“硬件采样链路—数字延迟—被控对象模型—补偿器—保护逻辑”当作一个整体去设计，而不是分块拼装。
有个实际例子可以说明这个体会：V1 和 V2 用的功率级、变压器、芯片平台几乎一样，甚至连补偿器结构都一样，但 V2 的实测裕量比 V1 多了近 20 度，动态响应也明显更干净。区别只在于 V2 把采样滤波器的相位、数字延迟的量级、轻载工作区的切换全部提前纳入模型，而这些在 V1 时代都是“最后再说”的事。
如果你准备在自己的项目里做 LLC 电流环，我建议你从这三个问题开始：第一，电流采样链路的相位延迟到底有多少？第二，数字控制的等效滞后是几个周期？第三，最恶劣轻载工况下，被控对象增益和相位都在什么范围？把这三个问题回答清楚，再去碰补偿器参数，事半功倍。回答不清楚，调参数只是碰运气。
最后分享一个小技巧：做环路实测时，别急着把补偿器参数换成最终值，先用一组保守参数（低 Kp、大裕量）跑一遍扫频，确认测量链路本身是可信的，再逐步逼近设计目标。这样排查问题时，至少能把“测量错误”和“设计错误”分开。V2 的整个调试过程花了不到一周，其中一半时间都花在验证测量链路上，但恰恰是这一半时间，让后半周的调参变得非常顺利。
