VxWorks下GPIO模拟MDC/MDIO驱动：PHY寄存器调试的保底方案

简介：面向VxWorks嵌入式开发者的GPIO模拟MDC/MDIO驱动源码包，为缺少专用SMI硬件接口却需配置以太网PHY芯片的场景提供纯软件实现方案。压缩包仅含1个C源码文件，体积约2KB，代码集中处理GPIO方向切换、MDC管理时钟生成、MDIO双向数据收发等核心逻辑。方案无需附加硬件，仅借助VxWorks延时函数即可模拟2.5MHz管理时钟，适用于板级驱动开发、网络接口调试及BSP移植等场合，也适合内存映射外设受限的嵌入式平台作为SMI管理备选通道。该源码包已有1561人浏览学习，读者可结合mdioWrite()与mdioRead()掌握起始位、命令/地址、16位数据及停止位的完整收发流程，并借鉴其中下降沿采样、错误检测与重发机制；代码结构紧凑、函数划分清晰，便于快速移植到不同板卡，帮助开发者在无专用MDC/MDIO控制器的条件下，可靠完成PHY寄存器读写与链路参数配置，有效规避时序风险、压缩调试周期。对于正在使用VxWorks搭建网络设备的团队，这份代码也能作为PHY管理模块的参考原型，节省协议栈适配时间。

1. 别嫌土，GPIO 模拟 MDC/MDIO 驱动在 VxWorks 调试期是最稳的保底方案

先说结论：如果你在 VxWorks 板子上发现 MAC 控制器自带的 MDIO 通道被复用脚占掉，或者新投的板子 PHY 地址和硬件设计对不上，手里这份 GPIO 模拟的 MDC/MDIO 驱动代码就是最直接的后悔药。它在 SMI 总线上用两根 GPIO 线，纯位翻转做出 MDC 时钟和 MDIO 数据，不需要任何片上外设参与。老工程师称之为“土办法”，但土办法的好处是能掌控每一个沿，频率、极性、采样点全都自己说了算。适用人群很明确：做网络驱动适配的、调 PHY 寄存器翻车的、以及被硬件改版坑过又不想等下一版 PCB 的人。这份资源解决的是“读得通、写得准、查得清”三个问题，下面按我做过的模拟项目实测拆开讲。

2. 先吃透 SMI 帧协议：32 个 bit 里谁先谁后、哪个位是采样关键

2.1 MDC/MDIO 在 VxWorks 网络栈里的位置

VxWorks 的 END（Enhanced Network Device）驱动里，PHY 芯片的寄存器读写基本都挂在 MDIO 子层上，代码里经常写成 MII 接口或 SMI 接口。SMI 只有两根线：MDC 是时钟，MDIO 是双向数据。MAC 芯片内部通常有硬件 MDIO 控制器，写 PHY 寄存器时只需要往寄存器里丢地址和数据，硬件自动完成帧收发。但硬件控制器有两个软肋：一是管脚复用配置复杂，新板子上 GPIO 功能没配好，MDIO 脚就出不来波形；二是硬件控制器出错时排查链路长，到底是 MDIO 控制器状态机错了，还是 PHY 没上电，很难一下子定位。

GPIO 模拟方案做的事情其实就是把 MDIO 控制器从硬件手里拿回来，用普通 IO 口按协议时序自己翻转。这种做法的最大价值在于可控，你在 VxWorks 的 BSP 初始化阶段就能跑，不需要等 END 驱动完全 probe 完，可以提前验证 PHY 是否活着。我一般是在 usrConfig.c 里加一个启动阶段自测入口，板子刚起完内核就跑一遍 GPIO MDIO 的 PHY ID 读取，链路通不通几秒钟就有结论。

2.2 MDIO 帧格式逐位拆解

一份能用的 GPIO 模拟驱动，核心是对 MDIO 帧格式的精确复刻。标准 Clause 22 帧共 64 个 bit，但真正参与协议的可以拆成六段。常用读操作帧是 32 个“仓库”，说 32 bit 指的是从 ST 开始到 DATA 结束这一段。完整帧结构如下：

逐位看，写操作里 OP 字段是 01，读操作是 10。TA 位最关键，写操作直接拉低一个时钟后再拉高一个时钟，读操作里 MDIO 线要切换成输入方向，由 PHY 芯片驱动这两个 bit 的时序。很多 GPIO 模拟的翻车现场都出在 TA 位，尤其读操作时 GPIO 方向切换晚了一个沿，采样到的数据全是 1。

2.3 GPIO 模拟的时序基准

MDC 的标准频率在 Clause 22 里定义是 2.5 MHz，但 GPIO 位翻转受 BSP 的 GPIO 控制器寄存器读写延迟影响，实际能稳定的频率远低于这个值。常见的做法是把 MDC 周期做成 4 微秒左右，也就是 250 kHz，留足裕量。这样做的原因是 GPIO 写寄存器本身要经过总线，而 VxWorks 下读取当前系统 tick 再做延时又会被调度器干扰。我一般在模拟驱动里用一个空循环做粗延时，循环次数的校准以示波器看到的 MDC 波形为准。频率低了只是慢，频率高了可能会出现沿抖动导致采样错误。

2.4 双向数据线的电平设计问题

MDIO 是半双工双向线。MAC 侧驱动时输出高或低，PHY 侧驱动时 MAC 侧必须释放总线。真实硬件上这根线是开漏加上拉电阻，GPIO 模拟时也要尽量遵循这个电气习惯。常见做法是把 MDIO 引脚配成开漏输出模式，外部接 1.5k 到 3.3V 上拉。如果板子上没有上拉电阻，驱动里必须在读 TA 位之前先把引脚切到输入模式，此时引脚悬空，没有上拉就完全靠 PHY 芯片内部的弱上拉勉强维持电平，采样结果可能不稳定。这一点在代码里要写清楚，下面章节会落在具体实现上。

3. 驱动三层架构：GPIO 层、时序层、协议层的完整实现

3.1 代码结构怎么拆

拿到这份资源里的 rar，解压后能看到的典型文件结构是：mdio_gpio.h 定义寄存器地址和 API，mdio_gpio.c 实现核心协议，bsp_gpio.h 做板级 GPIO 抽象。VxWorks 不同 BSP 的 GPIO 操作接口不统一，有的用 ioctl，有的直接用寄存器地址。所以代码里我做了一个抽象层，把引脚操作收敛成三个函数。这三个函数是整份驱动的地基，移植到新板子时只需要改这里。

/* bsp_gpio.h */ #ifndef BSP_GPIO_H #define BSP_GPIO_H void gpio_pin_dir(unsigned int pin, int out); void gpio_pin_set(unsigned int pin, int val); int gpio_pin_get(unsigned int pin); #endif

逻辑说明：三个 API 分别完成方向控制、输出电平设置和输入电平读取。第二个参数 out 传 1 表示输出，传 0 表示输入。这个抽象层避免在协议代码里到处写寄存器地址，移植时只改 bsp_gpio.c 里这三个函数体就行。参数说明：pin 是板级 GPIO 编号，不同 BSP 的编号规则不一样，有的是连续整数，有的是 bank 偏移，移植时唯一要确认的是这个编号能直接对应到实际的引脚寄存器位。

3.2 时序层：MDC 翻转和沿对齐

MDIO 协议里所有数据变化都发生在 MDC 下降沿，数据采样发生在上升沿。GPIO 模拟时先要保证 MDC 信号本身的周期稳定。这里用空循环做延时，原因是 VxWorks 的 taskDelay 粒度太粗，通常在 1 到 10 毫秒级别，没法用在微秒级时序上。中断里更不能调 taskDelay。所以延时函数直接写成 volatile 空循环，配合编译优化关闭。

/* mdio_gpio.c */ #define MDC_PERIOD_LOOPS 400 /* 校准后的空循环次数 */ static void mdc_delay_half(void) { volatile unsigned int i; for (i = 0; i < MDC_PERIOD_LOOPS; i++) { /* 空循环，保持 volatile 防止被优化掉 */ } } static void mdc_tick(void) { gpio_pin_set(PIN_MDC, 1); mdc_delay_half(); gpio_pin_set(PIN_MDC, 0); mdc_delay_half(); }

逻辑说明：mdc_tick 产生一个完整 MDC 周期，先拉高再拉低。mdc_delay_half 是半个周期延时，空循环里的 volatile 修饰防止编译器把这个循环优化成空操作。MDC_PERIOD_LOOPS 是校准常量，在 400 MHz 主频的板子上大约对应 2 微秒半周期。参数说明：如果你板子主频是 800 MHz，这个值大致翻倍；主频 200 MHz 大致减半。具体数值一定要上示波器看波形再定，别直接照抄。

3.3 协议层：写寄存器函数的逐行拆解

写完一个 bit 和读一个 bit 之后，拼帧就顺理成章。写操作帧长度固定是 64 个 bit，先发 32 个 PRE 全 1，再发 2 bit 的 ST=01，然后是 OP=01，接着是 PHYAD 和 REGAD，最后是 TA=10 和 16 bit DATA。下面是完整实现：

static void mdio_write_bit(int val) { gpio_pin_set(PIN_MDIO, val); mdc_tick(); } void mdio_write_reg(unsigned int phyaddr, unsigned int regaddr, unsigned int data) { unsigned int i; unsigned int frame; /* 发送 32 个 PRE 全 1 */ for (i = 0; i < 32; i++) { mdio_write_bit(1); } /* ST = 01 */ mdio_write_bit(0); mdio_write_bit(1); /* OP = 01 写操作 */ mdio_write_bit(0); mdio_write_bit(1); /* PHYAD 5 bit，从高位开始 */ for (i = 0; i < 5; i++) { mdio_write_bit((phyaddr >> (4 - i)) & 1); } /* REGAD 5 bit，从高位开始 */ for (i = 0; i < 5; i++) { mdio_write_bit((regaddr >> (4 - i)) & 1); } /* TA = 10 */ mdio_write_bit(1); mdio_write_bit(0); /* DATA 16 bit，从高位开始 */ for (i = 0; i < 16; i++) { mdio_write_bit((data >> (15 - i)) & 1); } }

逻辑说明：所有字段都是高位先出。PHYAD 和 REGAD 各自循环 5 次，用 4 - i 做移位保证从 bit4 开始取到 bit0。DATA 同理，用 15 - i 从 bit15 移到 bit0。参数说明：phyaddr 和 regaddr 都是 0 到 31 的范围，如果你的 PHY 地址是 5 针拨码开关决定的，读一下板卡丝印就能确认。这个函数返回后，MDIO 线停留在最后一个 data bit 的电平上，下一次操作前会自动进入 PRE 段，不同 PHY 芯片对帧间间隔有要求，但一般只要连续调用就没有问题。

3.4 协议层：读寄存器函数和 TA 位输入切换

读操作比写操作多一个关键动作：在 TA 位把 MDIO 引脚从输出切换成输入。这个切换时机必须在 ST、OP 之后，也就是发送完 REGAD 最后一个 bit 之后立刻切换。切换早了，PHY 还没接管总线；切换晚了，PHY 驱动的前两个 bit 被 MAC 侧拉低，采样出了问题。正确顺序是：发出 REGAD 最后一位后，延时半拍，立刻把方向切到输入。

static int mdio_read_bit(void) { int val; gpio_pin_set(PIN_MDIO, 1); /* 释放总线 */ mdc_delay_half(); /* 等一个沿稳定 */ val = gpio_pin_get(PIN_MDIO); mdc_tick(); return val; } unsigned int mdio_read_reg(unsigned int phyaddr, unsigned int regaddr) { unsigned int i; unsigned int val = 0; unsigned int tmp; gpio_pin_dir(PIN_MDIO, 1); /* 先切到输出模式发帧 */ for (i = 0; i < 32; i++) { mdio_write_bit(1); } /* ST = 01 */ mdio_write_bit(0); mdio_write_bit(1); /* OP = 10 读操作 */ mdio_write_bit(1); mdio_write_bit(0); /* PHYAD 5 bit */ for (i = 0; i < 5; i++) { mdio_write_bit((phyaddr >> (4 - i)) & 1); } /* REGAD 5 bit */ for (i = 0; i < 5; i++) { mdio_write_bit((regaddr >> (4 - i)) & 1); } /* TA, 切换 MDIO 为输入, 释放总线给 PHY 驱动 */ gpio_pin_dir(PIN_MDIO, 0); gpio_pin_set(PIN_MDIO, 1); /* 对开漏模式是释放, 对推挽也不要强拉低 */ mdc_delay_half(); (void)gpio_pin_get(PIN_MDIO); /* 忽略 TA 第一位 */ mdc_tick(); (void)gpio_pin_get(PIN_MDIO); /* 忽略 TA 第二位 */ mdc_tick(); /* 读取 16 bit DATA */ for (i = 0; i < 16; i++) { val <<= 1; tmp = mdio_read_bit(); val |= (tmp & 1); } /* 切回输出模式, 方便下一次帧 */ gpio_pin_dir(PIN_MDIO, 1); gpio_pin_set(PIN_MDIO, 1); return val; }

逻辑说明：读取 TA 位时用两次 gpio_pin_get 但忽略返回值，目的是产生两个完整时钟沿让 PHY 有机会驱动数据线。读 DATA 时每读一个 bit 之前先释放总线，然后等半周期再采样，采样点落在 MDC 高电平稳定区。参数说明：这个函数里 mdio_read_bit 在采样前调用了 mdc_delay_half，意思是数据建立时间至少半个 MDC 周期。如果你的 MDC 频率已经很低，这个延时可以适当缩小，但不要小于 1 微秒。

4. 调参与验证：MDC 延时、采样点和 PHY ID 回环自检

4.1 MDC 频率的玄学与标定方法

GPIO 模拟的 MDC 频率不是算出来的，是量出来的。代码里 MDC_PERIOD_LOOPS 的初始值只是一个粗估计。板子主频不同、总线延迟不同、GPIO 控制器写寄存器耗时的差异，会导致真实频率偏离预期一两倍。我调试时的习惯是先在 VxWorks shell 里把 mdio_write_reg 调起来，写一个固定寄存器，然后示波器夹 MDC 引脚，直接量周期。目标是把频率稳定在 100 kHz 到 500 kHz 之间，对应周期 2 到 10 微秒。低于 100 kHz 太慢，批量读寄存器时初始化耗时明显；高于 500 kHz 时 GPIO 的沿已经出现可见抖动，就可能采样出错。

这里有个调参顺序的问题：应该先调 MDC 周期，再调采样点。如果 MDC 周期不稳定，只调采样点毫无意义。常见做法是先把 MDC_PERIOD_LOOPS 从 200 往上加，每加 100 量一次，找到最接近 2 MHz 半周期的数值。这时驱动整体的时序余量最大。

4.2 采样点调优：读数据不要踩在边沿上

MDIO 读时序里，PHY 在 MDC 下降沿更新数据线，MAC 侧在上升沿采样。GPIO 模拟时因为引脚读操作本身有延迟，不能在 MDC 刚变成高电平时立刻读，要等电平稳定。mdio_read_bit 里那句 mdc_delay_half 就是干这个的。如果发现读回来的寄存器值偶尔是全 1，多半是采样点太接近上升沿，数据还没稳定。

调整采样点有两种做法：一是增加 mdc_delay_half 的循环次数，让采样时刻后移；二是把采样放在 mdc_tick 之后，也就是在下降沿之后读。我倾向把采样放在高电平中间偏后的位置，这样最容易得到稳定值。还有一种更极端的做法是 MDC 拉高后延时两个空循环再读，但实测下来只要 MDC 频率不超过 500 kHz，半个周期足够。

4.3 上电自检：读 PHY ID 是最好的验证手段

驱动移植完成后，第一件事不是去读协商状态，而是读 PHY ID 寄存器。Clause 22 里 PHY ID 分两个寄存器：地址 0x02 存高 16 位，地址 0x03 存低 16 位。不同厂商的 ID 高 16 位差异明显，读出来和手册对不上就是帧时序有问题。验证脚本可以这样写：

void mdio_self_check(unsigned int phyaddr) { unsigned int id_hi; unsigned int id_lo; unsigned int id; id_hi = mdio_read_reg(phyaddr, 0x02); id_lo = mdio_read_reg(phyaddr, 0x03); id = (id_hi << 16) | id_lo; if (id == 0x0000 || id == 0xFFFF) { printf("MDIO link check FAILED, PHY %d not responding\n", phyaddr); return; } printf("PHY %d ID = 0x%08x\n", phyaddr, id); }

逻辑说明：全 0 说明 MDIO 线被拉死，通常是方向切换出错；全 1 说明 MDIO 线上没设备响应，可能是上拉没生效或地址不对。参数说明：phyaddr 要和硬件拨码一致。有些板子 PHY 地址是 0，但 VxWorks 启动代码里默认从 31 开始扫描，如果你按默认扫不到，先确认一下板卡实际地址。这段代码放进系统启动任务里执行，比自己敲 shell 命令效率高得多。

4.4 用写读回环确认写路径没问题

只读 ID 还不够，写寄存器是否成功要回读验证。常见做法是往一个可读写的寄存器比如控制寄存器 0x00 写一个已知值，再读回来比较。注意控制寄存器某些位是自清零的，比如软复位位 bit15，所以不要拿整个寄存器的值做比较，要屏蔽掉自清零位。安全做法是写 bit 14 和 bit13，也就是速度选择位，然后回读看这两个 bit。下面的代码把回环逻辑放在同一函数里，失败时直接打印错误。

int mdio_loopback_test(unsigned int phyaddr) { unsigned int reg; unsigned int test_val = 0x2000; /* bit13 置 1 */ mdio_write_reg(phyaddr, 0x00, test_val); reg = mdio_read_reg(phyaddr, 0x00); if ((reg & 0x2000) != 0x2000) { printf("loopback FAIL, read 0x%04x\n", reg); return -1; } return 0; }

参数说明：test_val 选 0x2000 而不是全 F，是因为把整个寄存器写成全 1 再回读，遇到只读字段会导致比较失败。只操作一个字段，回读时也只屏蔽这个字段，能最大限度避免误判。这套自检代码跑通了，说明读和写两边时序都正确，后面接 PHY 协商状态轮询就不会再莫名其妙。

5. 六大避坑记录：从引脚复用翻车到 TA 位高阻

5.1 现象：MDIO 线上波形有，但读回来全是 1

原因：GPIO 引脚没有配置成开漏模式，也没有外部上拉电阻。推挽输出的 GPIO 在释放总线时依然强驱动高电平，PHY 驱动总线时拉不动这根线，表现为 MDIO 数据读不到低电平。

解决：先查板级原理图确认 MDIO 引脚有没有上拉电阻。没有上拉就改 BSP 里 GPIO 初始化代码，把引脚配置为开漏输出，同时保证外部 1.5k 上拉到 3.3V。如果硬件上拉没法加，就只能在 TA 位采样前多等几个微秒，完全依赖 PHY 内部弱上拉，成功率和 PHY 型号强相关。

5.2 现象：MDC 波形频率正确，但 PHY ID 高 16 位对，低 16 位错成 0

原因：读帧的 TA 位之后 DATA 段采样出错。问题出在读 DATA 时每 bit 前的释放总线动作太晚，PHY 已经把数据放到线上了，却因为 GPIO 方向还在输出模式而被拉低。

解决：把 mdio_read_bit 里的 gpio_pin_set(PIN_MDIO, 1) 改成在读操作前一次性切换方向，DATA 段内部不再反复切换。我后来改成在 TA 位开始前切一次输入，直到整帧读完再切回输出，问题消失。

5.3 现象：同一个 PHY 地址，第一次读失败，第二次读成功

原因：PHY 芯片上电后需要一段内部初始化时间，通常是几十毫秒。板卡刚起来马上读 ID，PHY 的 MDIO 接口还没就绪。表现为连续两次读返回值不同。

解决：VxWorks 启动阶段调用 mdio_self_check 之前，先加一个至少 200 ms 的延时。这是用 tick 延时就行，不涉及精确时序。从那以后我每次调 BSP 都会在 PHY 上电后先 sleep 足够时间再碰 MDIO。

5.4 现象：MDC 周期不稳定，示波器上看到周期忽长忽短

原因：驱动里的延时函数被中断打断。VxWorks 的中断处理可能占用几十微秒，空循环延时不保证连续性。频率不高时影响不大，MDC 周期拉到 500 kHz 以上就会明显。

解决：把 MDC 频率控制在 250 kHz 以下，同时确认调试阶段没有大量串口打印，因为串口中断会导致 GPIO 时序抖动。如果必须高频，就得把整个 MDIO 收发过程放到关中断的临界区里执行，但这么做会影响系统实时性，不推荐。

5.5 现象：写完 PHY 控制寄存器之后，PHY 处于软复位状态，寄存器不可访问

原因：控制寄存器 bit15 是软复位位，置 1 后 PHY 进入复位流程，所有寄存器暂时不可读。很多调试者写完 0x8000 之后立刻回读，发现读不到预期值就误以为写失败。

解决：写操作不要碰 bit15，除非确实要复位 PHY。如果已经触发软复位，等待至少 100 ms 再访问。注意复位后 PHY 寄存器恢复到默认值，之前做的任何设置都要重新写一遍。

5.6 现象：驱动在 shell 里跑正常，但在网络协议栈初始化时调用就卡死

原因：网络任务优先级高，MDIO 驱动里的空循环延时不释放 CPU，导致看门狗触发或任务超时。空循环本身不可抢占，在优先级反转严重的任务里就被系统判定为异常。

解决：把 MDIO 驱动放到初始化阶段的一次性任务里，不要放进周期性中断处理。如果必须在协议栈运行中读 PHY 状态，每次读操作不要超过 20 毫秒，且调用频率限制在每秒一次以内。更稳的做法是先把 PHY 寄存器值缓存到全局变量，由专门的低优先级任务更新。

6. 一个进阶习惯：用批量读寄存器替代零散读操作，初始化效率翻倍

调 PHY 初始化时，最常见的动作是逐个读状态寄存器、协商寄存器、控制寄存器。每一次 mdio_read_reg 调用都要发送完整 64 bit 帧，PRE 段的 32 个 1 实际是无效开销。批量读的思路是维护一张寄存器地址表，统一循环调用读函数，同时把结果打印成表格。这套做法对定位“某个寄存器总是不对”非常有效，因为数据放在一起能看出寄存器之间的关联。

void mdio_dump_common_regs(unsigned int phyaddr) { unsigned int addr; unsigned int regs[] = { 0x00, 0x01, 0x02, 0x03, 0x04, 0x05, 0x06, 0x07, 0x0D, 0x0E, 0x0F }; int i; for (i = 0; i < (int)(sizeof(regs) / sizeof(regs[0])); i++) { addr = regs[i]; printf("reg[0x%02x] = 0x%04x\n", addr, mdio_read_reg(phyaddr, addr)); } }

逻辑说明：把 PHY 基础寄存器一次全读出来，输出顺序固定，对照手册看每段功能就清楚链路状态。参数说明：0x00 到 0x07 是基本控制与状态，0x0D 和 0x0E 是扩展寄存器访问的入口，0x0F 通常用于 PHY 特定功能。不同 PHY 的 0x0D 和 0x0E 行为不太一样，读之前先查手册确认。

这是我调试 N 个板子之后保留的习惯：GPIO 模拟 MDIO 驱动本身不复杂，复杂的是和真实 PHY 对接时的各种硬件细节。从那以后我每次碰到 PHY 初始化失败，都强制自己先跑一遍 ID 自检加寄存器批量 dump，而不是直接怀疑 PHY 芯片坏了。大部分问题最后都落在时序、方向切换和上拉电阻上。这份代码里的三个核心文件直接拿走就能用，底层 GPIO 抽象函数按你自己的 BSP 填一下寄存器地址就行。希望帮到你。

本文还有配套的精品资源，点击获取