从零入门LC_VCO：锁相环中压控振荡器的原理、设计与调试

新手入门锁相环，最容易被忽略又最容易劝退的模块就是VCO，尤其是LC_VCO。教材里通常只给一个负阻模型加一句“交叉耦合对提供负阻抵消损耗”，然后就丢给你一堆相位噪声公式。真到了要自己选电感、算偏置、看波形的时候，才发现连“为什么起振”都没完全搞懂。这篇把LC_VCO从“它在锁相环里干什么”到“每个管子每个电容为什么在这”，再到仿真和实测怎么上手，全部摊开讲清楚。目标是让零基础的人能看懂电路原理，让刚开始做项目的人能照着搭出一个能用的VCO，顺便避开我踩过的那几个坑。

1. 锁相环里的LC_VCO到底扮演什么角色

1.1 从PLL环路看VCO的位置和任务

锁相环（PLL）本质上是一个闭环频率同步系统。核心环节就四个：鉴相器、环路滤波器、压控振荡器、分频器。输入参考频率经过分频后与VCO分频信号在鉴相器里做相位比较，产生的误差电压经过环路滤波器积分，变成一个缓慢变化的控制电压，去调整VCO的输出频率，直到VCO分频后的相位与参考完全一致，环路锁定。

这一串环节里，VCO是唯一直接决定输出频率上限和频谱纯度的模块。鉴相器和分频器只管“比较”和“分频”，做得再好，如果VCO本身噪声大、频率调不准，整个环路的性能天花板就被锁死了。所以做锁相环项目，VCO的设计质量基本决定了最终交付的指标能不能达标。

VCO的“压控”两个字，说的是控制电压VTUNE和输出频率fout之间的单调映射关系。这个关系用调谐曲线表示，横轴是VTUNE，纵轴是fout。理想情况下是一条直线，斜率为KVCO（单位一般是MHz/V或GHz/V）。实际电路里这条曲线会有点弯曲，尤其是在工艺偏差和温度变化之后。

1.2 为什么高频场景首选LC_VCO而不是环形VCO

新人最容易问：都是VCO，为什么非要用电感电容这种“又大又难调”的结构？原因在于相位噪声和频率支持能力。

环形振荡器（Ring Oscillator）的优点很诱人，面积小、调谐范围宽、相位噪声在多级平均后也没那么离谱。但它有一个致命短板：用CMOS反相器的延迟单元构成的环振，相位噪声在高频段明显偏高，而且频率上限受限于每一级的门延时。换句话说，环振适合做中低频时钟源，但到了GHz级别的射频本振，环振的噪声和功耗代价会高到没法接受。

LC_VCO则完全不同。它依靠LC谐振腔的选频作用，把能量集中在一个窄带频率上。谐振腔的Q值越高，能量越集中，相位噪声就越低。这个天然优势让LC_VCO成为射频接收机、微波信号源、高速SerDes时钟合成等应用中的绝对主流。代价也很明确：电感在芯片上占地大，在PCB上要精密选型，而且调谐范围通常只有百分之十几到二十几，不像环振能有50%以上。

做个直观对比：

• 环振：面积小、起振容易、频率范围宽、但相噪差、高频上不去
• LC_VCO：面积大、设计复杂、频率范围窄、但相噪好、能上GHz以上

所以“用LC_VCO”不是情怀，是被噪声指标和频率指标逼出来的正解。

1.3 新手最容易误解的三个点

第一，误以为把LC选在目标频率上就能起振。起振除了谐振频率正确，还要求环路增益满足巴克豪森条件或负阻条件，也就是跨导要足够大。第二，误以为KVCO越大越好。KVCO大意味着调谐范围大，但控制电压上的任何噪声都会被放大成频率噪声，直接恶化相噪。第三，误以为锁定后VCO就“没事了”。锁定后VCO的相位噪声仍然会以带外噪声形式影响整个PLL的输出频谱，VCO设计不好，PLL解锁或杂散超标都有可能。

理解了VCO在环路里的位置和它的天然属性，再往下看电路细节才不会懵。

2. 从负阻到谐振：LC_VCO核心架构拆解

2.1 谐振腔和负阻：一对互相成就的概念

先看最简单的模型。一个理想LC并联谐振回路，能量在电感和电容之间来回交换。理想情况下没有损耗，振荡会永远持续。但现实里电感的绕组有寄生电阻，电容有介质损耗，芯片上的MOS管还有寄生电阻，这些损耗会不断消耗回路能量。如果没有外界能量补充，振荡幅度会指数衰减直到消失。

振荡器要维持稳定输出，就必须“每周期补回损耗掉的能量”。LC_VCO的做法非常巧妙：用一个有源电路产生一个等效的负电阻，去抵消谐振回路的正电阻损耗。只要负阻的绝对值大于正阻，回路等效电阻就是负的，意味着能量净注入，振荡就会从噪声中建立起来。

这个思路在公式上体现得很清楚。谐振回路的等效并联电阻Rp来源于电感Q值和容抗的乘积，大约满足：

Rp ≈ Q·ωL

起振条件要求有源电路提供的小信号负阻Rneg满足：

|Rneg| < Rp

注意这里的符号直觉：负阻绝对值越小，意味着“抵消能力”越强，越容易起振。实际工程中要让设计余量充足，通常留2到3倍以上的裕量，保证在工艺角、温度、电源电压变化下仍然能可靠起振。

2.2 互补交叉耦合结构为什么是主流

负阻的实现方式有好几种，单管共源、差分对、交叉耦合对、甚至用变压器反馈。但在CMOS工艺和PCB分立方案里，最常见的是互补交叉耦合结构（Complementary Cross-Coupled）。

这种结构由一对NMOS和一对PMOS构成。每个管子的栅极都连接到对面管子的漏极，形成正反馈。推导它的等效输入阻抗会得到一个负阻，大约是：

Rneg = -2 / (gm_n + gm_p)

gm是跨导。也就是说，把NMOS和PMOS的跨导加在一起，分母越大，负阻绝对值越小，抵消损耗的能力越强。这也是为什么互补结构比单一管子结构更有优势，它同时利用了两种器件的跨导，在同样电流下有更大的负阻余量。

除此之外，互补结构还有两个隐形好处。一是波形对称性更好，NMOS管导通时PMOS管关闭，反之亦然，输出波形的上升沿和下降沿更均衡，偶次谐波更小。二是电流复用，PMOS和NMOS串联，尾电流同时流过两组管子，同样的电流产生了接近两倍的等效跨导，效率高。

新手在看文献时可能还见过NMOS-only结构或PMOS-only结构。它们少一对管子、面积更小，但起振条件和波形对称性需要更小心的设计。如果是第一个VCO项目或实验板，建议直接选互补交叉耦合结构，安全和性能的平衡最好。

2.3 每个关键元件都不是随便放的

LC_VCO的电路看起来零件不多——两个电感、两个变容管或可调电容、四个晶体管、一个尾电流源。但每一个元件都有不可替代的作用。

先说电感。它对VCO性能的影响几乎是一票否决级的。电感的Q值决定了谐振腔的等效并联电阻，进而决定了相位噪声。电感有自谐振频率（SRF），如果SRF太接近工作频率，电感会表现出容性，整个设计就走样了。所以选电感时不能只看感值，还要同时确认Q值和工作频率是否落在合适的区间。

然后是变容管。变容管是“压控”的核心执行者。它利用PN结耗尽层宽度随反向电压变化的特点，实现电容随控制电压改变。MOS变容管则工作在栅氧化层的积累/耗尽/反型区。变容管的C-V曲线有鲜明的非线性，这直接导致调谐曲线弯曲。设计时必须把工作电压范围放在C-V曲线相对线性的区段，同时限制最大最小电容比Cmax/Cmin，来控制KVCO的变化范围。

尾电流源决定整个振荡器的工作电流。电流越大，输出摆幅和起振余量越足，但噪声也会增大，电流源的闪烁噪声会通过AM-PM效应转换成相位噪声。所以尾电流管要尽量用长沟道器件，并加RC滤波，滤掉电流源的噪声分量。

输出缓冲级也不能省。振荡核心对外电路非常敏感，负载变化会改变谐振频率和Q值。缓冲级的作用就是隔离振荡核心和下一级负载，让VCO输出稳定的信号而不受外部阻抗牵扯。

3. 相位噪声、调谐范围、KVCO：三个指标把VCO的本质说透了

3.1 相位噪声不只是“看起来噪”

频谱仪上看到的VCO输出，并不是一根完美的谱线，而是在中心频率两侧展开的噪声裙带。这种频谱扩展从时域看就是相位和频率的随机抖动，叫相位噪声。单位习惯用dBc/Hz，表示某个偏移频率处1Hz带宽内的噪声功率相对于载波功率的比值。

相位噪声指标直接决定了通信系统能支持多近的邻道、雷达能分辨多小的目标、高速链路能开多宽的眼图。在锁相环里，VCO的相位噪声影响带外部分，带内部分则主要由参考源和鉴相器决定。很多人调试PLL时发现输出谱总有“翘起来的底噪”，十有八九是VCO相噪不够好，或者电源噪声被调幅调制进来了。

Leeson模型给了直觉性的理解：

L(fm) ∝ (F·k·T / P_sig) · (f0/(2·Q·fm))²

其中Q是谐振腔品质因数，fm是偏移频率，P_sig是振荡器输出功率。这个公式最扎眼的结论是：相位噪声和Q的平方成反比。所以Q值翻一倍，相噪理论上能改善约6dB。这也是LC_VCO能压过环振的核心原因——它的谐振腔Q值高得多。

实际改进相噪的路径就那么几条：提高谐振腔Q值（用好电感好电容）、提高输出功率（增加电流和摆幅）、降低噪声因子（优化有源器件和偏置）、降低噪声到频率的转换效率（改善波形对称度、减少AM-PM效应）。没有银弹，每个环节都得抠一点。

3.2 调谐范围和KVCO：宽还是窄，是个取舍题

调谐范围就是变容管从最小电容变到最大电容时，VCO输出频率能覆盖的范围。公式上近似为：

f_max/f_min = √(C_max/C_min)

电容比越大，频率范围越宽。但对一个指定工作频段来说，频率范围越宽往往意味着KVCO越大——同样一个控制电压变化，频率变化更剧烈。这带来了一个令新人抓狂的问题：调谐范围宽了，覆盖目标频率容易了，但控制线上一点耦合噪声就能造成几百kHz甚至MHz级的频率偏移。

隔壁的数字开关噪声一旦耦合到VTUNE线上，就能在输出频谱看到明显的杂散。很多人把杂散问题归结于环路设计，其实源头就在VCO的KVCO太大。

设计上常见的折中方案是把调谐范围仅做成覆盖PVT变化所需的“必要宽度”，而不是追求大宽带。比如目标频率2.4到2.5GHz，工艺和温度可能让频率漂移个百分之几，那调谐范围做到比这个漂移再多一些就够了，没必要去追求覆盖2.0到3.0GHz。KVCO尽量控制在百MHz/V级别最稳妥。

还有一个关键细节：KVCO不是常数。变容管的C-V曲线非线性决定了f-V曲线的斜率处处不同。在控制电压低段和高段，KVCO可能差别很大，这会导致环路带宽和相位裕度随工作点变化。严谨的设计会在PLL仿真里把不同VTUNE下的环路特性都验一遍。

3.3 相位噪声、功耗、调谐范围三者的平衡

三项指标是互相牵扯的。想要最好的相噪，就要更大电流、更高Q、更窄调谐。想要更宽调谐，就得接受更大的KVCO带来的噪声代价。想要更低功耗，起振余量就会缩水，相噪也会劣化。

一个让我印象深刻的实际例子是某跨平台无线收发项目的本振设计。最初方案追求宽调谐，变容管选了大Cmax/Cmin的型号，一版流片回来发现带内相噪在整个高段都超标，折腾很久才定位到是KVCO过大导致控制电压噪声串扰。后来把调谐范围砍掉三分之一，换小容量变容管，相噪立刻改善了接近5dB，而且锁定时间所受影响微乎其微，因为环路带宽本来就没压满。

这个案例说明了一个道理：指标取舍不是纸面推演，而是要看系统真正的痛点是锁定时间、邻道抑制、还是杂散。没有唯一正确的答案，只有对应用最合理的权衡。

4. 从选型到仿真：搭起一个能用的LC_VCO

4.1 分立电感电容怎么选，才算“够用”

做实验板和教学Demo，一般走分立元件路线，不需要自己画版图做片上电感。这时元件选型成了设计的第一步，也是最容易踩坑的一步。

电感选型要盯住三个参数：感值、Q值、自谐振频率SRF。感值由目标频率和可调电容范围联合决定。比如目标中心频率2.4GHz，希望在控制电压范围内实现约2.3到2.5GHz的覆盖。粗略估算时，设电容范围为2pF到3pF，用f = 1/(2π√(LC))反推：

对2.4GHz和2.5pF中心电容：

L ≈ 1 / ((2π·2.4e9)² · 2.5e-12) ≈ 1.76nH

取标称值2nH左右的电感即可。Q值方面，在2.4GHz下至少要选Q>20的器件，才能保证谐振腔等效并联电阻不会太小，起振和相噪才有的谈。SRF必须高于工作频率至少1.5倍，最好2倍以上，否则寄生电容会严重拉偏实际频率。

电容方面，分立方案常用两类。一类是真正的变容二极管，比如常见的高Q变容管，反向偏压改变结电容。另一类是MOS变容管，但分立MOS变容管选择少，更多出现在芯片设计里。实验板首选变容二极管，容易买到、Q值高、C-V特性清晰。

固定电容也不可少。变容管的电容范围可能不够精细，并联一个高质量C0G电容可以调节中心频率和缩小KVCO。这里的电容必须用C0G/NP0材质，温度特性好，不能用X7R或X5R，后者的电容会随直流偏压显著变化，直接毁掉频率稳定性。

4.2 仿真步骤：从瞬态到相噪

无论最终是做板子还是画芯片，第一步都应该是SPICE仿真。这一步能让设计问题暴露在烧板子之前。

第一步，瞬态起振仿真。给电路上电后观察输出节点电压，确认振荡能建立起来，幅度稳定，没有平衡态或不起振的现象。如果起振不出来，先检查负阻条件：算一下gm是否足够，再看尾电流源是否真的在饱和区。

第二步，PSS仿真（周期稳态分析）。在瞬态稳定后，用PSS计算稳态振荡频率和波形。这一步能准确给出不同VTUNE下的振荡频率，管线调谐曲线。PSS也顺带确认是否存在谐波失真严重、波形削顶等问题。

第三步，PNOISE仿真（相位噪声仿真）。PNOISE结果给出不同偏移频率下的相位噪声，比如1kHz、10kHz、1MHz偏移处的dBc/Hz值。这样能对比不同偏置电流、不同L/Q下的相噪表现。

第四步，参数扫描。扫描VTUNE从0到1.8V（或变容管允许范围），记录fout，然后差分计算KVCO。扫描尾电流源控制电压或电阻，看起振时间、输出幅度、相噪随电流的变化，找到性能拐点。

仿真时一个常见的坑是：瞬态时间设得太短，振荡还没来得及建立就结束了。LC_VCO的起振时间是微秒级甚至更慢，取决于回路增益余量。建议初始瞬态设到几微秒，或者用PSS的“oscillator”模式让求解器自动锁定周期。

4.3 参数计算示例：2.4GHz LC_VCO骨架

用一个可以实际照着搭的示例来演示参数。设计目标：中心频率约2.4GHz，调谐范围尽量覆盖2.35到2.5GHz，尾电流约2mA。

选L=2nH，Q在2.4GHz下约30。计算谐振腔等效并联电阻：

Rp = Q·ωL = 30 · 2π · 2.4e9 · 2e-9 ≈ 30 · 30.16 ≈ 904Ω

起振条件要求负阻绝对值小于Rp。设互补交叉耦合对的等效负阻约等于2/(gm_n+gm_p)，如果保守取总跨导为40mS，则：

|Rneg| = 2 / 40e-3 = 50Ω

这远小于904Ω，起振余量约18倍，足够覆盖工艺和温度变化。当然，实际电路不会这么理想，晶体管寄生、电感和走线损耗都会吃掉一部分余量，但至少数量级上是正确的。

再看调谐范围。设变容管范围1.5pF到2.5pF，中心值2pF。加上并联固定电容1pF，总电容范围2.5pF到3.5pF，中心约3pF。用2nH电感计算：

f_high = 1 / (2π√(2e-9 · 2.5e-12)) ≈ 2.25GHz f_low = 1 / (2π√(2e-9 · 3.5e-12)) ≈ 1.90GHz

这个范围太低了。说明L=2nH配3pF中心电容，谐振点落在约2.0GHz，不是目标2.4GHz。正确调整方式：如果固定L=2nH，让中心频率为2.4GHz，需要中心总电容约2.2pF。也就是变容管中心1.2pF到2.2pF再加固定1pF。具体取值要在仿真里扫一圈C-V曲线，不能只是拍脑袋定。

KVCO的估算，在调谐曲线接近线性的中间段，假设控制电压变化0.5V对应频率变化100MHz，则KVCO=200MHz/V。如果系统对这个值敏感，就需要缩小变容管范围或增加固定电容占比来压低KVCO。

4.4 版图与PCB走线的几个硬规矩

如果是画芯片版图，电感的电磁场耦合、走线寄生、接地回路都是大学问。如果只是做PCB实验板，规矩简单但严格：VCO核心区域的走线尽量短而粗，高频回路面积尽量小，电源滤波电容要靠近振荡器，控制电压走线要远离数字信号和开关电源的走线。

电感底下不要铺大面积地铜，否则会涡流损耗拉低Q值。分立电感周围至少留一个电感的直径距离不放元件，避免磁耦合干扰临近电路。变容管附近的机械应力也要注意，贴片电容电感本身对PCB弯曲敏感，频率稳定性和元件应力直接相关。

整个VCO区域最好用一个地环围住，并且加屏蔽罩。实测表明，有没有屏蔽罩，带外相噪和杂散可以差出好几个dB。

5. 实测调试：起振、频率漂移和相噪排查实录

5.1 频谱仪上看到的信号，说明什么

电路焊好，通电，频谱仪接输出，第一次看到清晰谱线的那一刻非常有成就感。但调试远没有结束。

频谱仪上正常的VCO信号应该是单根谱线，两侧噪声裙边平滑下降。如果看到旁边多了一堆等间隔杂散，问题多半来自电源或控制电压耦合。如果谱线本身很宽很钝，说明VCO在慢速漂移，需要检查电源稳定性和温度。如果干脆只有底噪没有谱线，那就要按“不起振”流程排查了。

判断输出功率时注意频谱仪读数是功率，不是电压。想换算成VCO输出摆幅，要结合负载阻抗和缓冲增益。这个细节容易让人误判振荡幅度不足，其实是负载不匹配或者频谱仪衰减设置不对。

5.2 不起振、起振慢、频率漂移：三大高频问题

不起振是新手遇到最多的场景。第一嫌疑是负阻条件不满足，跨导太小。跨导由工作电流决定，检查尾电流源是否导通，MOS管栅压是否到位。第二嫌疑是谐振回路Q值太低，电感选错了，或者PCB走线引入了过大寄生电阻。第三嫌疑是正反馈回路接反了，交叉耦合的两个管子栅漏接错。

起振慢的表现是上电后要非常久才能看到稳定频谱。原因通常是负阻余量太小，振荡从噪声里建立需要较长时间。按经验，如果起振时间超过几十微秒，就要加大电流或管子尺寸，增强负阻。

频率漂移是最头疼的。如果漂移是慢速的、与时间相关，多半是温度在变化，电感电容的温度系数在起作用。如果漂移与电源相关，查电源纹波和稳压。如果漂移与位置有关，比如手靠近就变，那基本是寄生耦合问题，需要加屏蔽罩或重新规划地回路。

5.3 快速排查表：照着操作能省一个下午

5.4 一个值得复刻的低噪声调试技巧

分享一个我后来每次做VCO必用的调试手段：用低噪声LDO单独给VCO核心供电，和数字电路完全分开。VCO对电源噪声极其敏感，哪怕是几十mV纹波，都可能让相噪恶化到不可接受。给VCO独立供电后，再用RC去耦网路进一步滤除高频噪声，效果在频谱仪上肉眼可见。

控制电压线VTUNE也容易被忽视。调试时如果发现某个频率点附近杂散特别多，检查一下VTUNE走线是否从数字芯片下方穿过，或者和时钟线平行走了一段。必要的时候在VTUNE上串一个小电阻再接一个对地电容，形成低通滤波，但要注意这个RC会限制VCO调谐速度，对PLL环路有影响，需要折中。

我最近一次实测一个2.4GHz LC_VCO，按照独立供电、屏蔽罩、VTUNE滤波三步走完，1MHz偏移处的相位噪声从约-110dBc/Hz降到约-118dBc/Hz，改善非常明显。这看起来只是几个工程小动作，但对系统指标的贡献比再优化一级电路结构还大。

6. 一点小经验和下一步可玩的方向

6.1 新手阶段最有效的行动路线

如果让我给刚接触LC_VCO的人一个路径建议：先用分立元件搭一个低频一点的验证板，比如500MHz到1GHz，把起振、调谐、相噪这一整套流程跑通。低频设计对寄生没那么敏感，焊接和调试的容错率高，适合建立直觉。跑通之后再做高频版本，这时候你已经知道每个步骤应该看到什么，排查起来效率高很多。

千万别一上来就挑战毫米波频段。频率越高，寄生参数、焊锡厚度、线宽差异都会显著改变结果。那种“看起来能振但就是不对”的折磨，不是靠理论能解决的，是靠一次次实验喂出来的经验。

6.2 想深入可以继续看的方向

把基础LC_VCO吃透后，后面有几个方向很值得花时间。一个是Class-C和Class-F这类谐波整形振荡器，它们通过控制波形峰值位置来改善相噪，是低功耗高性能方案的常见思路。另一个是变压器耦合和噪声滤波技术，在VCO里加谐振在二次谐波处的滤波网络，可以显著压低相位噪声。还有就是带自动频率校准（AFC）的全集成VCO设计，这在锁相环里非常实用，VCO本身调谐范围不宽，但AFC会做粗调频段选择，再靠PLL环路精调。

我个人做下来最深的一点体会是：LC_VCO这种电路，看十遍原理图的作用都不如亲手焊一块板、对着频谱仪折腾一个晚上的收获大。它把电磁学、晶体管电路、信号与系统这些课本知识全部压缩在一个只有几个元件的网络里，每一根走线、每一个旁路电容的位置都在教你有形的物理规律。新手入门能从这个点撕开一道口子，后面理解无线系统会顺很多。